LVDS電路的仿真與設計
——
加入技術交流群
LVDS電路的仿真與設計
引言：隨著電子設計技術的不斷進步，要求更高速率信號的互連。在傳統(tǒng)并行同步數(shù)字信號的數(shù)位和速率將要達到極限的情況下，設計師轉向從高速串行信號尋找出路。HyperTansport（by AMD）， Infiniband(by Intel)，PCI-Express（by Intel）等第三代I/O總線標準（3GI/O）不約而同地將低壓差分信號（LVDS）作為下一代高速信號電平標準。本文將從LVDS信號仿真、設計，測試等多方面探討合適的LVDS信號的實現(xiàn)。
關鍵詞：LVDS，阻抗控制，端接匹配
LVDS(Low Voltage Differential Signal)低壓差分信號，最早由美國國家半導體公司（National Semiconductor）提出的一種高速串行信號傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易于匹配等優(yōu)點，迅速得到諸多芯片制造廠商和應用商的青睞，并通過TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS信號被廣泛應用于計算機、通信以及消費電子領域，并被以PCI－Express為代表的第三代I/O標準中采用。
傳輸線阻抗設計
LVDS信號的電壓擺幅只有350MV， 為電流驅動的差分信號方式工作，最長的傳輸距離可以達到10米以上。為了確保信號在傳輸線當中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應用當中，利用一些高速電路仿真分析工具，通過合理的設置層疊厚度和介質參數(shù)，調(diào)整走線的線寬和線間距，計算出單線和差分阻抗結果，來達到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設計差分信號的布線規(guī)則，計算出單線和差分阻抗
例如通過如下的層疊和布線參數(shù)設計，得到單線阻抗為58.8Ω，差分阻抗為：102Ω
PCB層疊參數(shù)設置和阻抗計算結果
但是在很多時候，同時滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調(diào)整范圍會受到物理設計空間的限制，例如在BGA或直列型邊緣連接器內(nèi)的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會影響到單線和差分阻抗的結果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關系，對設計師設定差分布線規(guī)則就十分有意義了。利用Mentor公司的HyperLynx軟件，可以很方便的計算出達到預定阻抗值的線寬和線間距關系。
這里的曲線表示在當前層疊和介質條件下，達到100ohms差分阻抗的線寬和線間距之間關系。通過這個曲線，我們可以迅速判斷滿足阻抗控制要求達到的物理規(guī)則。如果條件不能滿足，則可以迅速改變層疊和介質參數(shù)，尋找新的結合點。
端接匹配（Termination）
LVDS信號的拓撲可以是點到點單向，點到點雙向或總線型（multi－drop）。無論哪種應用，都需要在接收端進行端接匹配。匹配值一般等于差分組抗，為100ohms。匹配電阻在這里主要起到吸收負載反射信號的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100 ohms匹配做到片內(nèi)，在設計時可以選擇使用片內(nèi)的匹配電阻，從而簡化設計和PCB layout工作。但是這個片內(nèi)的匹配電阻，并不在用于仿真的IBIS模型中反映出來。因此在前仿真當中，需要添加這樣一個匹配電阻；在后仿真時要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號會因為沒有終端匹配，產(chǎn)生差模干擾，影響仿真結果。
以下是使用Mentor公司的ePlanner仿真沒有終端匹配和添加了終端匹配的LVDS信號波形。
1. ePlanner仿真點到點單向無匹配LVDS信號，信號頻率為777MHz.
2. ePlanner仿真點到點單向匹配LVDS信號，信號頻率為777MHz.
差分信號布線
一般來說，按照阻抗設計規(guī)則進行差分信號布線，就可以確保LVDS信號質量。在實際布線當中，LVDS差分信號布線應遵循以下幾點：
1. 差分對應該盡可能地短、走直線、減少布線中的過孔數(shù)，差分對內(nèi)的信號線間距必須保持一致；避免差分對布線太長，出現(xiàn)太多的拐彎。
2. 差分對與差分對之間應該保證10倍以上的差分對間距，減少線間串擾。必要時，在差分對之間放置隔離用的接地過孔。
3. LVDS差分信號信號不可以跨平面分割。盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續(xù)。
4. 盡量避免使用層間差分信號。在PCB板的實際加工過程中，由于層疊之間的層壓對準精度大大低于同層蝕刻精度，以及層壓過程中的介質流失，層間差分信號不能保證差分線之間間距等于介質厚度，因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。
5. 在阻抗設計時，盡量設計成緊耦合方式（即差分對線間距小于或等于線寬），差分對與差分對之間。
關鍵詞：LVDS，阻抗控制，端接匹配
LVDS(Low Voltage Differential Signal)低壓差分信號，最早由美國國家半導體公司（National Semiconductor）提出的一種高速串行信號傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易于匹配等優(yōu)點，迅速得到諸多芯片制造廠商和應用商的青睞，并通過TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS信號被廣泛應用于計算機、通信以及消費電子領域，并被以PCI－Express為代表的第三代I/O標準中采用。
傳輸線阻抗設計
LVDS信號的電壓擺幅只有350MV， 為電流驅動的差分信號方式工作，最長的傳輸距離可以達到10米以上。為了確保信號在傳輸線當中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應用當中，利用一些高速電路仿真分析工具，通過合理的設置層疊厚度和介質參數(shù)，調(diào)整走線的線寬和線間距，計算出單線和差分阻抗結果，來達到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設計差分信號的布線規(guī)則，計算出單線和差分阻抗
例如通過如下的層疊和布線參數(shù)設計，得到單線阻抗為58.8Ω，差分阻抗為：102Ω
PCB層疊參數(shù)設置和阻抗計算結果
但是在很多時候，同時滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調(diào)整范圍會受到物理設計空間的限制，例如在BGA或直列型邊緣連接器內(nèi)的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會影響到單線和差分阻抗的結果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關系，對設計師設定差分布線規(guī)則就十分有意義了。利用Mentor公司的HyperLynx軟件，可以很方便的計算出達到預定阻抗值的線寬和線間距關系。
這里的曲線表示在當前層疊和介質條件下，達到100ohms差分阻抗的線寬和線間距之間關系。通過這個曲線，我們可以迅速判斷滿足阻抗控制要求達到的物理規(guī)則。如果條件不能滿足，則可以迅速改變層疊和介質參數(shù)，尋找新的結合點。
端接匹配（Termination）
LVDS信號的拓撲可以是點到點單向，點到點雙向或總線型（multi－drop）。無論哪種應用，都需要在接收端進行端接匹配。匹配值一般等于差分組抗，為100ohms。匹配電阻在這里主要起到吸收負載反射信號的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100 ohms匹配做到片內(nèi)，在設計時可以選擇使用片內(nèi)的匹配電阻，從而簡化設計和PCB layout工作。但是這個片內(nèi)的匹配電阻，并不在用于仿真的IBIS模型中反映出來。因此在前仿真當中，需要添加這樣一個匹配電阻；在后仿真時要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號會因為沒有終端匹配，產(chǎn)生差模干擾，影響仿真結果。
以下是使用Mentor公司的ePlanner仿真沒有終端匹配和添加了終端匹配的LVDS信號波形。
1. ePlanner仿真點到點單向無匹配LVDS信號，信號頻率為777MHz.
2. ePlanner仿真點到點單向匹配LVDS信號，信號頻率為777MHz.
差分信號布線
一般來說，按照阻抗設計規(guī)則進行差分信號布線，就可以確保LVDS信號質量。在實際布線當中，LVDS差分信號布線應遵循以下幾點：
1. 差分對應該盡可能地短、走直線、減少布線中的過孔數(shù)，差分對內(nèi)的信號線間距必須保持一致；避免差分對布線太長，出現(xiàn)太多的拐彎。
2. 差分對與差分對之間應該保證10倍以上的差分對間距，減少線間串擾。必要時，在差分對之間放置隔離用的接地過孔。
3. LVDS差分信號信號不可以跨平面分割。盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續(xù)。
4. 盡量避免使用層間差分信號。在PCB板的實際加工過程中，由于層疊之間的層壓對準精度大大低于同層蝕刻精度，以及層壓過程中的介質流失，層間差分信號不能保證差分線之間間距等于介質厚度，因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。
5. 在阻抗設計時，盡量設計成緊耦合方式（即差分對線間距小于或等于線寬），差分對與差分對之間。
引言：隨著電子設計技術的不斷進步，要求更高速率信號的互連。在傳統(tǒng)并行同步數(shù)字信號的數(shù)位和速率將要達到極限的情況下，設計師轉向從高速串行信號尋找出路。HyperTansport（by AMD）， Infiniband(by Intel)，PCI-Express（by Intel）等第三代I/O總線標準（3GI/O）不約而同地將低壓差分信號（LVDS）作為下一代高速信號電平標準。本文將從LVDS信號仿真、設計，測試等多方面探討合適的LVDS信號的實現(xiàn)。
關鍵詞：LVDS，阻抗控制，端接匹配
LVDS(Low Voltage Differential Signal)低壓差分信號，最早由美國國家半導體公司（National Semiconductor）提出的一種高速串行信號傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易于匹配等優(yōu)點，迅速得到諸多芯片制造廠商和應用商的青睞，并通過TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS信號被廣泛應用于計算機、通信以及消費電子領域，并被以PCI－Express為代表的第三代I/O標準中采用。
傳輸線阻抗設計
LVDS信號的電壓擺幅只有350MV， 為電流驅動的差分信號方式工作，最長的傳輸距離可以達到10米以上。為了確保信號在傳輸線當中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應用當中，利用一些高速電路仿真分析工具，通過合理的設置層疊厚度和介質參數(shù)，調(diào)整走線的線寬和線間距，計算出單線和差分阻抗結果，來達到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設計差分信號的布線規(guī)則，計算出單線和差分阻抗
例如通過如下的層疊和布線參數(shù)設計，得到單線阻抗為58.8Ω，差分阻抗為：102Ω
PCB層疊參數(shù)設置和阻抗計算結果
但是在很多時候，同時滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調(diào)整范圍會受到物理設計空間的限制，例如在BGA或直列型邊緣連接器內(nèi)的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會影響到單線和差分阻抗的結果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關系，對設計師設定差分布線規(guī)則就十分有意義了。利用Mentor公司的HyperLynx軟件，可以很方便的計算出達到預定阻抗值的線寬和線間距關系。
這里的曲線表示在當前層疊和介質條件下，達到100ohms差分阻抗的線寬和線間距之間關系。通過這個曲線，我們可以迅速判斷滿足阻抗控制要求達到的物理規(guī)則。如果條件不能滿足，則可以迅速改變層疊和介質參數(shù)，尋找新的結合點。
端接匹配（Termination）
LVDS信號的拓撲可以是點到點單向，點到點雙向或總線型（multi－drop）。無論哪種應用，都需要在接收端進行端接匹配。匹配值一般等于差分組抗，為100ohms。匹配電阻在這里主要起到吸收負載反射信號的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100 ohms匹配做到片內(nèi)，在設計時可以選擇使用片內(nèi)的匹配電阻，從而簡化設計和PCB layout工作。但是這個片內(nèi)的匹配電阻，并不在用于仿真的IBIS模型中反映出來。因此在前仿真當中，需要添加這樣一個匹配電阻；在后仿真時要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號會因為沒有終端匹配，產(chǎn)生差模干擾，影響仿真結果。
以下是使用Mentor公司的ePlanner仿真沒有終端匹配和添加了終端匹配的LVDS信號波形。
1. ePlanner仿真點到點單向無匹配LVDS信號，信號頻率為777MHz.
2. ePlanner仿真點到點單向匹配LVDS信號，信號頻率為777MHz.
差分信號布線
一般來說，按照阻抗設計規(guī)則進行差分信號布線，就可以確保LVDS信號質量。在實際布線當中，LVDS差分信號布線應遵循以下幾點：
1. 差分對應該盡可能地短、走直線、減少布線中的過孔數(shù)，差分對內(nèi)的信號線間距必須保持一致；避免差分對布線太長，出現(xiàn)太多的拐彎。
2. 差分對與差分對之間應該保證10倍以上的差分對間距，減少線間串擾。必要時，在差分對之間放置隔離用的接地過孔。
3. LVDS差分信號信號不可以跨平面分割。盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續(xù)。
4. 盡量避免使用層間差分信號。在PCB板的實際加工過程中，由于層疊之間的層壓對準精度大大低于同層蝕刻精度，以及層壓過程中的介質流失，層間差分信號不能保證差分線之間間距等于介質厚度，因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。
5. 在阻抗設計時，盡量設計成緊耦合方式（即差分對線間距小于或等于線寬），差分對與差分對之間。
關鍵詞：LVDS，阻抗控制，端接匹配
LVDS(Low Voltage Differential Signal)低壓差分信號，最早由美國國家半導體公司（National Semiconductor）提出的一種高速串行信號傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易于匹配等優(yōu)點，迅速得到諸多芯片制造廠商和應用商的青睞，并通過TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS信號被廣泛應用于計算機、通信以及消費電子領域，并被以PCI－Express為代表的第三代I/O標準中采用。
傳輸線阻抗設計
LVDS信號的電壓擺幅只有350MV， 為電流驅動的差分信號方式工作，最長的傳輸距離可以達到10米以上。為了確保信號在傳輸線當中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應用當中，利用一些高速電路仿真分析工具，通過合理的設置層疊厚度和介質參數(shù)，調(diào)整走線的線寬和線間距，計算出單線和差分阻抗結果，來達到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設計差分信號的布線規(guī)則，計算出單線和差分阻抗
例如通過如下的層疊和布線參數(shù)設計，得到單線阻抗為58.8Ω，差分阻抗為：102Ω
PCB層疊參數(shù)設置和阻抗計算結果
但是在很多時候，同時滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調(diào)整范圍會受到物理設計空間的限制，例如在BGA或直列型邊緣連接器內(nèi)的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會影響到單線和差分阻抗的結果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關系，對設計師設定差分布線規(guī)則就十分有意義了。利用Mentor公司的HyperLynx軟件，可以很方便的計算出達到預定阻抗值的線寬和線間距關系。
這里的曲線表示在當前層疊和介質條件下，達到100ohms差分阻抗的線寬和線間距之間關系。通過這個曲線，我們可以迅速判斷滿足阻抗控制要求達到的物理規(guī)則。如果條件不能滿足，則可以迅速改變層疊和介質參數(shù)，尋找新的結合點。
端接匹配（Termination）
LVDS信號的拓撲可以是點到點單向，點到點雙向或總線型（multi－drop）。無論哪種應用，都需要在接收端進行端接匹配。匹配值一般等于差分組抗，為100ohms。匹配電阻在這里主要起到吸收負載反射信號的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100 ohms匹配做到片內(nèi)，在設計時可以選擇使用片內(nèi)的匹配電阻，從而簡化設計和PCB layout工作。但是這個片內(nèi)的匹配電阻，并不在用于仿真的IBIS模型中反映出來。因此在前仿真當中，需要添加這樣一個匹配電阻；在后仿真時要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號會因為沒有終端匹配，產(chǎn)生差模干擾，影響仿真結果。
以下是使用Mentor公司的ePlanner仿真沒有終端匹配和添加了終端匹配的LVDS信號波形。
1. ePlanner仿真點到點單向無匹配LVDS信號，信號頻率為777MHz.
2. ePlanner仿真點到點單向匹配LVDS信號，信號頻率為777MHz.
差分信號布線
一般來說，按照阻抗設計規(guī)則進行差分信號布線，就可以確保LVDS信號質量。在實際布線當中，LVDS差分信號布線應遵循以下幾點：
1. 差分對應該盡可能地短、走直線、減少布線中的過孔數(shù)，差分對內(nèi)的信號線間距必須保持一致；避免差分對布線太長，出現(xiàn)太多的拐彎。
2. 差分對與差分對之間應該保證10倍以上的差分對間距，減少線間串擾。必要時，在差分對之間放置隔離用的接地過孔。
3. LVDS差分信號信號不可以跨平面分割。盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續(xù)。
4. 盡量避免使用層間差分信號。在PCB板的實際加工過程中，由于層疊之間的層壓對準精度大大低于同層蝕刻精度，以及層壓過程中的介質流失，層間差分信號不能保證差分線之間間距等于介質厚度，因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。
5. 在阻抗設計時，盡量設計成緊耦合方式（即差分對線間距小于或等于線寬），差分對與差分對之間。
評論