擴頻時鐘發(fā)生器

擴頻時鐘發(fā)生器

　　降低電磁干擾(EMI)是電子系統(tǒng)設計人員需要考慮的一個重要因素，擴頻時鐘(CLK) 為降低EMI 提供了一個有效途徑。本文給出了擴頻CLK 的定義和估算EMI 抑制性能的簡單公式。所提供的公式經過Maxim CLK 發(fā)生器MAX9492 的數據驗證。

　　數字信號有兩種主要形式：數字數據和數字是鐘(CLK)。

　　數字信號是當前數字電子產品中的主要信號形式，通常為單端信號，CMOS 或TTL 電平。我們觀察到的數字信號一般是一串寬度不同的脈沖，時鐘信號通常是具有相同脈寬的矩形脈沖。

　　數字信號和CLK 信號的頻譜成份包含有高次諧波，信號本身及其諧波共同在電子系統(tǒng)內部和系統(tǒng)之間產生了電磁干擾(EMI)。降低EMI 的一條簡單、有效途徑是使CLK 頻率產生抖動[1, 2]。本應用筆記介紹了擴頻CLK (MAX9492),并提供了一種利用時鐘參數指標快速計算EMI 抑制的方法。

擴頻CLK: 定義和測量

　　為了考察抖動時鐘的擴展頻譜，我們定義了以下擴頻CLK 參數：擴展率、擴頻類型、調制率和調制波形。擴展率是頻率抖動(或擴展)范圍與原CLK 頻率(fC)的比值。擴頻類型指向下擴頻、中心擴頻或向上擴頻。假設擴頻范圍為Δf，則擴展率 定義為：

　　向下擴頻: = -Δf /fC x 100%

　　中心擴頻:  =