Vivado?設(shè)計(jì)套件2012.3版本，首次為在多核處理器工作站上運(yùn)行該工具的客戶提供全新的增強(qiáng)功能，大幅提升生產(chǎn)力，同時(shí)，還為加速設(shè)計(jì)實(shí)現(xiàn)提供了全新的參考設(shè)計(jì)。
自4月首發(fā)以來，Vivado設(shè)計(jì)套件不僅將復(fù)雜設(shè)計(jì)的速度提高4倍，加速了基于C和RTL的實(shí)現(xiàn)時(shí)間，同時(shí)性能也比ISE?設(shè)計(jì)套件提高了1個(gè)速度等級(jí)，比同類競(jìng)爭(zhēng)器件則提高多達(dá)3個(gè)速度等級(jí)。由于采用了全新多線程布局布線技術(shù)，賽靈思新一代設(shè)計(jì)環(huán)境最新版本的推出具有里程碑性的意義，進(jìn)一步提高了多核工作站的生產(chǎn)力，能將基于雙核處理器的運(yùn)行時(shí)間加速1.3倍，基于四核處理器的運(yùn)行時(shí)間加速1.6倍。
All Programmable 7系列FPGA目標(biāo)參考設(shè)計(jì)
Vivado設(shè)計(jì)套件2012.3版本的推出，擴(kuò)展了賽靈思支持Kintex?-7和Virtex?-7 All Programmable FPGA的目標(biāo)參考設(shè)計(jì)（TRD）組合，進(jìn)一步提高了設(shè)計(jì)人員的生產(chǎn)力。TRD提供了預(yù)驗(yàn)證的性能優(yōu)化型基礎(chǔ)架構(gòu)設(shè)計(jì)，設(shè)計(jì)人員可在此基礎(chǔ)上進(jìn)行修改和擴(kuò)展以滿足他們的定制需求。
? Kintex-7 FPGA基礎(chǔ)目標(biāo)參考設(shè)計(jì)通過全面集成的PCIe?設(shè)計(jì)展示了Kintex-7 FPGA的功能，該設(shè)計(jì)采用性能優(yōu)化的DMA引擎和DDR3存儲(chǔ)控制器，能提供10 Gb/s的端到端性能。
? Kintex-7 FPGA連接功能目標(biāo)參考設(shè)計(jì)每個(gè)方向的性能高達(dá)20 Gb/s，采用帶有Gen2 x8 PCIe端點(diǎn)的雙網(wǎng)絡(luò)接口卡（NIC）、多通道數(shù)據(jù)包DMA、用于緩沖的DDR3存儲(chǔ)器以及符合10G以太網(wǎng)MAC協(xié)議和10GBASE-R標(biāo)準(zhǔn)要求的物理層接口。
? Kintex-7 FPGA嵌入式目標(biāo)參考設(shè)計(jì)提供了完整的處理器子系統(tǒng)，并配套提供GbE、DDR3存儲(chǔ)控制器、顯示控制器及其它標(biāo)準(zhǔn)處理器外設(shè)。
? Kintex-7 FPGA DSP 目標(biāo)參考設(shè)計(jì)包含高速模擬接口，提供數(shù)字上/下變頻超頻功能，可運(yùn)行在491.52 MHz的頻率上。
|
