2014年度編輯推薦獎(jiǎng)
 
>> 返回首頁(yè)
>> 背景介紹
>> 評(píng)選規(guī)則
>> 評(píng)選流程
>> 廠商報(bào)名
>> 評(píng)選投票
>> 結(jié)果公布
>> 往屆回顧
>> 聯(lián)系我們
>> 來(lái)稿要求
>> 頒獎(jiǎng)典禮
廠商Logo
廠商名稱(chēng)(中文) 新思科技公司
廠商名稱(chēng)(英文) Synopsys, Inc.
公司網(wǎng)址 www.synopsys.com
參與評(píng)選類(lèi)別 Most Favorite Design Tools 最受歡迎開(kāi)發(fā)工具
產(chǎn)品名稱(chēng) 使后端物理設(shè)計(jì)吞吐量提高10倍的、改變?cè)O(shè)計(jì)游戲規(guī)則的布局布線(xiàn)解決方案IC Compiler II
產(chǎn)品型號(hào)  
產(chǎn)品圖片  
參選公司簡(jiǎn)介

Synopsys加速了全球電子市場(chǎng)中的創(chuàng)新。作為電子設(shè)計(jì)自動(dòng)化(EDA)和半導(dǎo)體IP領(lǐng)域內(nèi)的一位領(lǐng)導(dǎo)者,其軟件、IP和設(shè)計(jì)服務(wù)幫助工程師應(yīng)對(duì)設(shè)計(jì)、驗(yàn)證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來(lái),全世界的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計(jì)和創(chuàng)造了數(shù)十億個(gè)芯片和系統(tǒng)

參選產(chǎn)品簡(jiǎn)介

Synopsys IC Compiler II使后端物理設(shè)計(jì)吞吐量提高10倍,它是當(dāng)前領(lǐng)先業(yè)界的布局和布線(xiàn)解決方案IC Compiler?的繼任產(chǎn)品,可用于基于成熟和新興工藝節(jié)點(diǎn)的先進(jìn)設(shè)計(jì)。

IC Compiler II是一種全功能的布局布線(xiàn)系統(tǒng),其核心是一種全新的多線(xiàn)程基礎(chǔ)架構(gòu),能夠處理例化單元數(shù)量大于5億的設(shè)計(jì)。為了充分體現(xiàn)其“可重新思考、可重新構(gòu)建和可重新使用”的開(kāi)發(fā)策略,IC Compiler II基于行業(yè)標(biāo)準(zhǔn)的輸入和輸出格式,以及熟悉的界面和工藝技術(shù)文件,同時(shí)引進(jìn)了創(chuàng)新設(shè)計(jì)存儲(chǔ)功能。

IC Compiler II從開(kāi)發(fā)之初就關(guān)注全芯片級(jí)設(shè)計(jì),部署新穎的設(shè)計(jì)規(guī)劃功能,并使其性能提升了10倍,內(nèi)存占用則減少了5倍。這使設(shè)計(jì)人員能夠快速地評(píng)估多種可選芯片布局方案,以確定設(shè)計(jì)實(shí)現(xiàn)的最佳起點(diǎn)。與這些芯片級(jí)功能互補(bǔ)的是單元模塊級(jí)的功能,它得到了一個(gè)新的global-analytical優(yōu)化引擎、一個(gè)全新的時(shí)鐘發(fā)生器以及獨(dú)特的布線(xiàn)后優(yōu)化算法功能所支持,它們結(jié)合在一起共同提高了面積、時(shí)序和功耗的結(jié)果質(zhì)量(QoR)。

IC Compiler II還包含了IC Compiler中所采用的先進(jìn)技術(shù),例如共軛梯度布局器和ZRoute布線(xiàn)器。與現(xiàn)有的解決方案相比,IC Compiler II使運(yùn)行時(shí)間平均提高5倍,所需內(nèi)存平均降低2倍。通過(guò)將運(yùn)行時(shí)間加速、高超的芯片布局、可實(shí)現(xiàn)的QoR以及高效的輕量級(jí)環(huán)境相結(jié)合,能夠減少設(shè)計(jì)迭代次數(shù),進(jìn)一步提高設(shè)計(jì)產(chǎn)能。