可編程文章進(jìn)入可編程技術(shù)社區(qū)

可編程ASIC器件主從式結(jié)構(gòu)開發(fā)系統(tǒng)的設(shè)計(jì)

可編程ASIC器件主從式結(jié)構(gòu)開發(fā)系統(tǒng)的設(shè)計(jì),1 引言當(dāng)前在EDA領(lǐng)域，只要具備臺(tái)式或筆記本電腦并裝有工具軟件，就可以方便地對(duì)可編程ASIC（CPLD/FPGA）進(jìn)行設(shè)計(jì)開發(fā)，在系統(tǒng)可編程（ISP）器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程
關(guān)鍵字：開發(fā) 系統(tǒng) 設(shè)計(jì) 結(jié)構(gòu) 主從 ASIC 器件可編程

利用16位DAC提供具有可編程的40通道輸出

關(guān)鍵字：電壓輸出 DAC AD5370 可編程工業(yè)電平輸出

簡(jiǎn)單的可編程電流限制器

　　　　摘要：該電路無(wú)需使用微控制器或數(shù)據(jù)轉(zhuǎn)換器的電流限制。它包括一個(gè)充電泵倍壓器(U1)的，一個(gè)電流檢測(cè)放大器(U2樂(lè)隊(duì))，和兩個(gè)N溝道MOSFET。該檢測(cè)電阻值決定了最大電流限制?！　】捎玫募呻娐房梢宰屇愕某绦?/li>
關(guān)鍵字：限制電流可編程簡(jiǎn)單

可編程系統(tǒng)芯片（PSC）在智能電池管理中的應(yīng)用

智能電池管理系統(tǒng)的最大優(yōu)點(diǎn)之一，是為系統(tǒng)設(shè)計(jì)人員提供管理功率的可能性。使用從智能電池管理系統(tǒng)獲得的信息，可調(diào)整獲取電池狀態(tài)信息的靈敏度。例如，如果知道電池沒(méi)電了，就可讓管理系統(tǒng)提供滿負(fù)荷充電電流;一旦
關(guān)鍵字： PSC 可編程系統(tǒng)芯片智能電池管理

基于Java的FPGA可編程嵌入式系統(tǒng)

基于Java的FPGA可編程嵌入式系統(tǒng),　　傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問(wèn)題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FPGA的可編程嵌入式系統(tǒng)，以實(shí)現(xiàn)系統(tǒng)對(duì)多種本地應(yīng)用和網(wǎng)絡(luò)的
關(guān)鍵字：嵌入式系統(tǒng) 可編程 FPGA Java 基于

可編程時(shí)脈發(fā)生器CY22150及其應(yīng)用

數(shù)字產(chǎn)品必須要有時(shí)脈的控制，才能精確處理數(shù)字信號(hào)。CY22150是一款具有立即編程的時(shí)脈發(fā)生器，提出一種實(shí)際可行的接口電路設(shè)計(jì)方案。結(jié)合輸出頻率的計(jì)算說(shuō)明了其內(nèi)部主要寄存器的設(shè)置，給出其與XC3S1400AFG676的實(shí)際接口電路，程序設(shè)計(jì)及仿真結(jié)果。輸出時(shí)脈頻率為200 MHz時(shí)波形穩(wěn)定，CY22150適用于高頻應(yīng)用。而軟件實(shí)現(xiàn)及輸出頻率改變簡(jiǎn)單，表明CY22150的客制化功能使其操作靈活，具有廣泛的工程應(yīng)用前景。
關(guān)鍵字： 22150 CY 可編程時(shí)脈發(fā)生器

基于VCA822的可編程增益放大器

以單片機(jī)89S52和FPGA為控制核心，基于壓控增益放大器VCA822，設(shè)計(jì)一個(gè)能夠?qū)︻l率范圍100 Hz～15 MHz，幅度范圍2 mV～2 V的信號(hào)進(jìn)行調(diào)理的程控增益放大器。該放大器增益10～58 dB可調(diào)，且引入噪聲很低，并具有自動(dòng)增益控制和顯示輸出電壓峰值的功能。放大器的輸出端采用寬帶運(yùn)放AD81l和分立元件搭建的推挽電路，加強(qiáng)該放大器驅(qū)動(dòng)負(fù)載的能力。
關(guān)鍵字：放大器增益可編程 VCA822 基于

采用EPIC技術(shù)的可編程密碼處理器設(shè)計(jì)

采用EPIC技術(shù)的可編程密碼處理器設(shè)計(jì),　目前，在多數(shù)保密通信沒(méi)備中，主要采用通用CPU和專用硬件電路控制密碼專用芯片來(lái)實(shí)現(xiàn)兩種方式的密碼運(yùn)算。采用前者控制密碼專用芯片時(shí)，需要選用一種具有靈活性高、維護(hù)容易、升級(jí)方便等特點(diǎn)的性能優(yōu)良的通用微處理
關(guān)鍵字：處理器設(shè)計(jì) 密碼可編程 EPIC 技術(shù) 采用

可編程顏色傳感器TCS230原理及應(yīng)用

　　引言本文介紹美國(guó)TAOS公司最新推出的顏色傳感器TCS230。它不僅能夠?qū)崿F(xiàn)顏色的識(shí)別與檢測(cè)，與以前的顏色傳感器相比，還具有許多優(yōu)良的新特性?！　? TCS230芯片的結(jié)構(gòu)框圖與特點(diǎn)　　TCS230是TAOS(Texas Advanced
關(guān)鍵字：原理應(yīng)用 TCS230 傳感器顏色可編程

可編程密碼處理器體系結(jié)構(gòu)設(shè)計(jì)

目前，在多數(shù)保密通信沒(méi)備中，主要采用通用CPU和專用硬件電路控制密碼專用芯片來(lái)實(shí)現(xiàn)兩種方式的密碼運(yùn)算。采用前者控制密碼專用芯片時(shí)，需要選用一種具有靈活性高、維護(hù)容易、升級(jí)方便等特點(diǎn)的性能優(yōu)良的通用微處理
關(guān)鍵字：結(jié)構(gòu)設(shè)計(jì) 體系處理器密碼可編程

數(shù)字化可編程頻率合成器DDS9850介紹

數(shù)字化可編程頻率合成器DDS9850介紹,隨著數(shù)字技術(shù)的飛速發(fā)展，使頻率合成技術(shù)也躍上了一個(gè)新的臺(tái)階。傳統(tǒng)的頻率合成器，通常從一排晶體振蕩器產(chǎn)生的各種頻率通過(guò)開關(guān)進(jìn)行頻率混合，或者采用鎖相(PLL)技術(shù)實(shí)現(xiàn)頻率合成。如在20世紀(jì)80年代初研制使用的頻率
關(guān)鍵字： DDS9850 介紹合成器頻率可編程數(shù)字化

基于可編程計(jì)數(shù)器的時(shí)序邏輯電路設(shè)計(jì)

介紹了基于MSI可編程計(jì)數(shù)器74Lsl61的時(shí)序邏輯電路設(shè)計(jì)技術(shù)，目的是探索MSI可編程計(jì)數(shù)器實(shí)現(xiàn)一般時(shí)序邏輯電路的擴(kuò)展應(yīng)用方法，即以計(jì)數(shù)器Q3，Q2，Q1，Q0端的代碼組合表示時(shí)序邏輯電路的各個(gè)狀態(tài)，由輸入變量控制計(jì)數(shù)器的EP，ET及端，綜合利用計(jì)數(shù)、置數(shù)、保持功能，使計(jì)數(shù)器的狀態(tài)變化滿足所要求的時(shí)序，用計(jì)數(shù)功能實(shí)現(xiàn)“次態(tài)=現(xiàn)態(tài)+1”的二進(jìn)制時(shí)序關(guān)系，用置數(shù)功能實(shí)現(xiàn)“次態(tài)=預(yù)置數(shù)”的非二進(jìn)制時(shí)序關(guān)系，用保持功能實(shí)現(xiàn)“次態(tài)=現(xiàn)態(tài)”的自循環(huán)時(shí)序關(guān)系。所述方法的創(chuàng)新點(diǎn)是提出了MSI可編程計(jì)數(shù)器改變應(yīng)用方向的邏
關(guān)鍵字：邏輯電路設(shè)計(jì) 時(shí)序計(jì)數(shù)器可編程基于

采用可編程邏輯器件和A/D轉(zhuǎn)換器的高速數(shù)據(jù)采集卡的設(shè)計(jì)方案

采用可編程邏輯器件和A/D轉(zhuǎn)換器的高速數(shù)據(jù)采集卡的設(shè)計(jì)方案,　用于PC的采集系統(tǒng)以前大多有用ISA總線結(jié)構(gòu)，這種結(jié)構(gòu)的最大缺點(diǎn)是傳輸速率低，無(wú)法實(shí)現(xiàn)高速數(shù)據(jù)的實(shí)時(shí)傳輸。而PCI總線則以其卓越的性能受到了廣泛的應(yīng)用。32位PCI總線的最大傳輸數(shù)據(jù)速率可達(dá)132MB/s，64位PCI總線的
關(guān)鍵字：高速數(shù)據(jù)采集設(shè)計(jì) 方案轉(zhuǎn)換器 A/D 可編程邏輯器件

整合ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù)

整合ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù),如果世上真的有典型或者通用的嵌入式系統(tǒng)應(yīng)用，主流半導(dǎo)體公司的產(chǎn)品目錄一定會(huì)薄很多?，F(xiàn)在設(shè)計(jì)人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計(jì)都以處理器內(nèi)核為中心)，而且外設(shè)、通信端口和模擬功能組
關(guān)鍵字：電路設(shè)計(jì) 單芯片技術(shù) 模擬可編程 ARM FPGA 整合

可編程控制器解決車輛分散驅(qū)動(dòng)的同步控制問(wèn)題

1 前言當(dāng)車輛驅(qū)動(dòng)電機(jī)采用分散驅(qū)動(dòng)時(shí), 受電機(jī)轉(zhuǎn)速不同步的影響, 可導(dǎo)致車體運(yùn)行不協(xié)調(diào), 進(jìn)而使電機(jī)轉(zhuǎn)速偏離正常值, 嚴(yán)重時(shí)會(huì)造成設(shè)備損壞。因此,解決車輛驅(qū)動(dòng)電機(jī)在分散驅(qū)動(dòng)時(shí)產(chǎn)生的電機(jī)轉(zhuǎn)速不同步問(wèn)題具有現(xiàn)實(shí)
關(guān)鍵字：同步控制問(wèn)題驅(qū)動(dòng) 分散控制器解決車輛可編程