首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

基于FPGA的HDLC轉(zhuǎn)E1傳輸控制器的實(shí)現(xiàn)

  • 摘    要：本文介紹了一種用FPGA實(shí)現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器，能實(shí)現(xiàn)將速率為N
  • 關(guān)鍵字： E1  FPGA  HDLC  幀結(jié)構(gòu)  

嵌入式系統(tǒng)中FPGA的被動串行配置方式

  • 嵌入式系統(tǒng)中FPGA的被動串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動串行配置方式實(shí)現(xiàn)對FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時(shí)序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
  • 關(guān)鍵字： 配置  方式  串行  被動  系統(tǒng)  FPGA  嵌入式  

低壓CPLD EPM7512A的混合電壓系統(tǒng)設(shè)計(jì)

  • 較詳細(xì)地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例，給出在混合電壓系統(tǒng)中的具體設(shè)計(jì)方案。
  • 關(guān)鍵字： 7512A  CPLD  7512  EPM    

數(shù)字頻率合成器的FPGA實(shí)現(xiàn)

  • 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn)，給出了用ACEX 1K系列器件EP1K10TC144－1實(shí)現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和仿真結(jié)果。
  • 關(guān)鍵字： FPGA  數(shù)字頻率合成器    

基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計(jì)

  • 介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計(jì)方法及其VHDL源程序。
  • 關(guān)鍵字： CPLD  三相  多波形  函數(shù)發(fā)生器    

基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

  • 分析軟處理器MicroBlaze的體系結(jié)構(gòu)，給出MicroBlaze內(nèi)核在軟件無線電系統(tǒng)中的應(yīng)用，實(shí)現(xiàn)SOPC（可編程系統(tǒng)芯片）。
  • 關(guān)鍵字： MicroBlaze  FPGA  軟核  片上系統(tǒng)    

Stratix II FPGA：成功的90nm開發(fā)和推出案例研究

  • Stratix II FPGA：成功的90nm開發(fā)和推出案例研究
  • 關(guān)鍵字： Stratix  FPGA  II  90    

CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

  • 采用VHDL語言和圖形輸入設(shè)計(jì)方法，給出了用CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)地址譯碼、串口擴(kuò)展、模塊測試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法，同時(shí)簡要介紹了遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。
  • 關(guān)鍵字： CPLD  遠(yuǎn)程  多路數(shù)據(jù)采集  系統(tǒng)    

用FPGA實(shí)現(xiàn)1553B總線接口中的曼碼編解碼器

  • 介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器。
  • 關(guān)鍵字： 1553B  FPGA  總線接口  編解碼器    

基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)

  • 介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學(xué)模塊提供時(shí)間基準(zhǔn)而設(shè)計(jì)的一種新型高頻時(shí)鐘扇出電路。
  • 關(guān)鍵字： FPGA  高頻時(shí)鐘  分頻  分配    

基于FPGA的新型諧波分析儀設(shè)計(jì)

  • 給出一種基于FPGA的新型諧波分析儀的設(shè)計(jì)方案。
  • 關(guān)鍵字： FPGA  諧波分析儀    

數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn)

  • 常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼，安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。
  • 關(guān)鍵字： FPGA  SHA  數(shù)字簽名算法  高速實(shí)現(xiàn)    

FPGA芯片APA150及其應(yīng)用

  • 文章介紹了APA150的主要特點(diǎn)、內(nèi)部結(jié)構(gòu)、主要性能參數(shù)，給出了APA150在通信系統(tǒng)設(shè)計(jì)中的應(yīng)用實(shí)例。
  • 關(guān)鍵字： FPGA  APA  150  芯片    

基于FPGA的快速傅立葉變換

  • 在對FFT（快速傅立葉變換）算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
  • 關(guān)鍵字： FPGA  傅立葉變換    

異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

  • 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問題及其解決辦法；在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。
  • 關(guān)鍵字： FIFO  FPGA    
共6991條 462/467 |‹ « 458 459 460 461 462 463 464 465 466 467 »

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473