首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> dsp+fpga

全新EDK8.1簡化嵌入式設(shè)計(jì)

面向 FPGA 的 ESL 工具

  • 幫助軟件開發(fā)者進(jìn)行可編程硬件設(shè)計(jì)
  • 關(guān)鍵字： ESL  FPGA  

MATLAB 算法面向 FPGA 的浮點(diǎn)定點(diǎn)轉(zhuǎn)換

基于CCD16點(diǎn)數(shù)學(xué)模型的全自動(dòng)焦度計(jì)光學(xué)圖像系統(tǒng)的設(shè)計(jì)

  • 全自動(dòng)焦度儀光學(xué)系統(tǒng)是產(chǎn)品設(shè)計(jì)的核心，為了提高自動(dòng)焦度計(jì)的測(cè)量精度，提出一種新的測(cè)量圖像。該圖像在建立了16點(diǎn)數(shù)學(xué)模型并推導(dǎo)了鏡片相關(guān)參數(shù)的計(jì)算方法。該算法將16個(gè)點(diǎn)分為四組進(jìn)行計(jì)算，并取各組計(jì)算結(jié)果
  • 關(guān)鍵字： 自動(dòng)焦度計(jì)  16點(diǎn)數(shù)學(xué)模型  FPGA  面陣CCD  

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)

  • 0 引 言　　本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言V
  • 關(guān)鍵字： EDA  CPLD  FPGA  

基于ARM與FPGA控制的LTC2207在寬帶頻率特性測(cè)試儀數(shù)據(jù)采集中的應(yīng)用

  • 引言數(shù)據(jù)采集技術(shù)是一種流行且實(shí)用的電子技術(shù)。它廣泛應(yīng)用于信號(hào)檢測(cè)、信號(hào)處理、儀器儀表等領(lǐng)域。近年來，隨著數(shù)字化技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)也呈現(xiàn)出速度更高、通道更多、數(shù)據(jù)量更大的發(fā)展趨勢(shì)。本
  • 關(guān)鍵字： A/D  LTC2207  FPGA  數(shù)據(jù)采集技術(shù)  

一種基于FPGA核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)

  • 一種智能信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)方法。這種智能模塊采用了基于FPGA嵌入式軟核系統(tǒng)，是基于NiosII軟核處理器的架構(gòu)，可以在模塊上完全實(shí)現(xiàn)外部總線信號(hào)之間相互轉(zhuǎn)換，無需驅(qū)動(dòng)程序或操作系統(tǒng)的干預(yù)。同時(shí)對(duì)用戶邏輯設(shè)計(jì)、用戶邏輯集成、固件設(shè)計(jì)技術(shù)等內(nèi)容進(jìn)行了詳細(xì)的介紹。
  • 關(guān)鍵字： 智能  信號(hào)轉(zhuǎn)換  FPGA  模塊  

智能化STM32 F7微控制器如何滿足嵌入式系統(tǒng)更高處理性能需求

  • 意法半導(dǎo)體（ST）日前宣布推出業(yè)界首款基于ARM最新Cortex-M7內(nèi)核的STM32 F7系列微控制器，其性能遠(yuǎn)超ST之前的32位STM32F4微控制器，通過無縫升級(jí)路徑可將處理性能和DSP性能提高一倍。
  • 關(guān)鍵字： 微處理器  DSP  CMOS  MCU  意法半導(dǎo)體  

基于FPGA技術(shù)高頻疲勞試驗(yàn)機(jī)控制器的設(shè)計(jì)

  • 現(xiàn)場可編程門陣列FPGA（FieldProgrammable Gate Array）是美國Xilinx公司于1984年首先開發(fā)的一種通用型用戶可編程器件。FPGA既具有門陣列器件的高集成度和通用性，又有可編程邏輯器件用戶可編程的靈活性。
  • 關(guān)鍵字： 定時(shí)器  FPGA  高頻疲勞試驗(yàn)機(jī)  單片機(jī)  控制器  

信號(hào)處理器設(shè)計(jì)

  • 該系統(tǒng)很好的實(shí)現(xiàn)了3G移動(dòng)終端處理功能，但實(shí)際環(huán)境比仿真環(huán)境更復(fù)雜，需要給出解決辦法，然后再驗(yàn)證。目前該方案實(shí)現(xiàn)了384 kb/s工作，使用3個(gè)時(shí)隙（每個(gè)時(shí)隙128 kb/s）
  • 關(guān)鍵字： MAX2410  FFT  FPGA  

基于FPGA+ARM的高速計(jì)算機(jī)屏幕信息記錄系統(tǒng)

  • 介紹一種自主研發(fā)的高速計(jì)算機(jī)屏幕信息記錄系統(tǒng)。該系統(tǒng)支持VGA/DVI輸入，支持SVGA、XGA、SXGA、UXGA等多種計(jì)算機(jī)屏幕分辨率圖像的連續(xù)壓縮和存儲(chǔ)。實(shí)驗(yàn)表明，本系統(tǒng)的單幀圖像壓縮性能接近JPEG2000標(biāo)準(zhǔn)，PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。
  • 關(guān)鍵字： 計(jì)算機(jī)屏幕信息記錄系統(tǒng)  VGA/DVI  FPGA+ARM  

F1aSh存儲(chǔ)器在TMS320C3X系統(tǒng)中的應(yīng)用

  • 以基于TMS320C32 DSP開發(fā)的故障錄波裝置為模型，介紹AMD公司的Flash存儲(chǔ)器Am29F040摘 要 的原理和應(yīng)用；利用它的操作過程實(shí)現(xiàn)斷電后仍然可以將子程序保存在F1ash存儲(chǔ)器內(nèi)的特 性，結(jié)合TMS320C3x提出實(shí)現(xiàn)DSP系統(tǒng)上電后用戶程序的自動(dòng)引導(dǎo)的方法。
  • 關(guān)鍵字： DSP  Flash  TI  

基于ARM和FPGA的全自動(dòng)拉絲機(jī)控制系統(tǒng)設(shè)計(jì)

  • 根據(jù)拉絲機(jī)的工作原理以及拉絲過程中對(duì)拉絲機(jī)各部件的動(dòng)作要求，提出采用32位RISC處理器ARM7和FPGA作為主控制器和從控制器，實(shí)現(xiàn)嵌入式全自動(dòng)拉絲機(jī)控制系統(tǒng)的設(shè)計(jì)。該控制系統(tǒng)穩(wěn)定可靠、精度高、成本低、可移植性強(qiáng)，具有一定的推廣價(jià)值。
  • 關(guān)鍵字： 拉絲機(jī)  RISC  FPGA  

全面解析FPGA與DSP，兩者區(qū)別竟然這么大

  • PGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再從內(nèi)部資源、編程語言、功能多個(gè)角度解析兩者的不同。
  • 關(guān)鍵字： DSP  UART  FPGA  

FPGA引腳信號(hào)分配有學(xué)問，大三原則要遵循

  • 現(xiàn)在的FPGA向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。
  • 關(guān)鍵字： 引腳  SSO  FPGA  
共9872條 99/659 |‹ « 97 98 99 100 101 102 103 104 105 106 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473