fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

CNC步進(jìn)電機(jī)控制2 -步進(jìn)控制

并行接口這是一個(gè)典型的業(yè)余愛好者 CNC 設(shè)置。PC 使用其并行（打印機(jī)）接口連接到步進(jìn)控制器，進(jìn)而驅(qū)動(dòng) CNC 銑床的步進(jìn)電機(jī)（有時(shí)簡稱為“步進(jìn)電機(jī)”）。假設(shè)我們的工廠有三個(gè)步進(jìn)電機(jī)，讓我們放大以查看更多細(xì)節(jié)。PC 為每個(gè)步進(jìn)電機(jī)發(fā)送兩個(gè)信號(hào)（步進(jìn)和方向）。然后步進(jìn)控制器生成步進(jìn)輸出（每個(gè)步進(jìn) 4 到 8 根線，具體取決于它們的類型）。PC 必須專用于 CNC 任務(wù)，因?yàn)椴竭M(jìn)/Dir 信號(hào)的時(shí)序必須盡可能精確。 PC 必須在 DOS 模式下運(yùn)行，或者在 Windows/Linux 模式下運(yùn)行，但所有其他
關(guān)鍵字： FPGA 步進(jìn)電機(jī)

CNC步進(jìn)電機(jī)控制1 - 什么是 CNC？

CNC是驅(qū)動(dòng)切割機(jī)的控制器。最受歡迎的切割機(jī)是銑床。銑床簡單的銑床有 3 個(gè)軸，而更復(fù)雜的機(jī)器有 4 個(gè)或更多軸。這是一臺(tái)簡單的 3 軸銑床。每個(gè)軸都用手柄手動(dòng)控制。在數(shù)控機(jī)床上，每個(gè)軸都由電機(jī)和控制器移動(dòng)，以精確控制電機(jī)的旋轉(zhuǎn)。例如，假設(shè)電機(jī)每轉(zhuǎn)一圈，軸就會(huì)移動(dòng) 1 毫米。要移動(dòng) 3 毫米，您需要轉(zhuǎn) 3 圈。控制器如何確保電機(jī)整齊轉(zhuǎn)動(dòng) 3 圈？電機(jī)和回路控制常用的電機(jī)有兩種類型：步進(jìn)電機(jī)和CC電機(jī)（CC=連續(xù)電流）。步進(jìn)電機(jī)通常使用開環(huán)運(yùn)動(dòng)控制，而 CC 電機(jī)使用閉環(huán)運(yùn)動(dòng)控制。解釋這意味著什么之
關(guān)鍵字： FPGA 步進(jìn)電機(jī) CNC

DDS直接數(shù)字合成

DDS 是一種用于創(chuàng)建信號(hào)發(fā)生器的好方法。項(xiàng)目介紹任意信號(hào)相位累加器插值
關(guān)鍵字： FPGA DDS 直接數(shù)字合成

DDS直接數(shù)字合成4 - 插值

現(xiàn)在，雖然相位累加器非常精確，但輸出受到查找表中條目數(shù)量有限的影響：從一個(gè)條目轉(zhuǎn)到下一個(gè)條目時(shí)，輸出值會(huì)“跳躍”。這對(duì)于低輸出頻率特別敏感，但也會(huì)影響高輸出頻率，這會(huì)在輸出頻譜中引入不需要的頻率。我們將解決這個(gè)問題。為了便于理解，讓我們回到 15 位相位累加器。// sine without linear interpolationreg [14:0] phase_acc; ? ?// 15bitalways @(posedge clk) phase_acc <= phase
關(guān)鍵字： FPGA DDS 插值

DDS直接數(shù)字合成3 - 相位累加器

DDS的第二個(gè)技巧是長相位累加器。它允許來自DDS輸出的信號(hào)頻率非常靈活。我們將通過一個(gè)示例了解它是如何工作的。讓我們從這個(gè)簡單的代碼開始。reg [10:0] cnt; ? // 11bit counteralways @(posedge clk) cnt <= cnt + 11'h1;sine_lookup my_sine(.clk(clk), .addr(cnt), .value(sine_lookup_output));計(jì)數(shù)器實(shí)際上是一個(gè)“相位累加器”。那是因?yàn)樗看?/li>
關(guān)鍵字： FPGA DDS 相位累加器

DDS直接數(shù)字合成2 - 任意信號(hào)

為了生成任意信號(hào)，DDS 依賴于兩個(gè)主要技巧。LUT第一個(gè) DDS 技巧是 LUT（查找表）。 LUT 是一個(gè)表格，用于保存我們想要生成的模擬信號(hào)的形狀。在FPGA中，LUT是作為blockram實(shí)現(xiàn)的。在上圖中，我們使用了 512x10 位 LUT，它通常適合一個(gè)或兩個(gè)物理 FPGA 模塊。正弦波最常產(chǎn)生的信號(hào)形狀是正弦波。它很特別，因?yàn)樗袃蓚€(gè)對(duì)稱性，可以很容易地利用它們來使 LUT 看起來更大。在正弦波中，第一個(gè)對(duì)稱性是sin（α）=sin（π-α）。假設(shè)我們的 “my_DDS_LUT” blo
關(guān)鍵字： FPGA DDS LUT

DDS直接數(shù)字合成1 - 簡介

讓我們看看FPGA DSS實(shí)現(xiàn)是多么容易。DAC接口好的，您的新FPGA板具有快速DAC（數(shù)模轉(zhuǎn)換器）模擬輸出。下面是一個(gè)運(yùn)行頻率為10MHz的100位DAC的電路板設(shè)置。在100MHz頻率下，F(xiàn)PGA每10ns向DAC提供一個(gè)新的10位值。DAC輸出模擬信號(hào)，對(duì)于周期性信號(hào)，奈奎斯特限值表示可以達(dá)到高達(dá)50MHz的速度。一個(gè)簡單的DDSDDS 通常用于生成周期性信號(hào)。現(xiàn)在，讓我們嘗試一些簡單的東西并生成一個(gè)方波。module SimpleDDS(DAC_clk, DAC_data);input DA
關(guān)鍵字： FPGA DDS DAC接口

FPGA：圖形 LCD 面板- 文本

圖形 LCD 面板 4 - 文本讓我們嘗試在面板上顯示字符。這樣，面板就可以用作文本終端。我們的 480x320 示例面板可用作 80 列 x 40 行控制臺(tái)（使用 6x8 字符字體）或 60 列 x 40 行控制臺(tái)（使用 8x8 字符字體）。我們將使用“字符生成器”技術(shù)。字符生成器讓我們假設(shè)“你好”這個(gè)詞在屏幕上的某個(gè)地方。在 ASCII 中，它使用 5 個(gè)字節(jié)（0x48、0x65、0x6C、0x6C、0x6F）。我們的簡單字符生成器使用一個(gè) RAM 來保存要顯示的字符，并使用一個(gè) ROM 來保存
關(guān)鍵字： FPGA 圖形LCD面板

FPGA：圖形 LCD 面板- 圖形

圖形 LCD 面板 3 - 圖形讓我們研究一下生成圖形視頻數(shù)據(jù)的 3 種方法。柵格化位圖在 LCD 上顯示圖形的經(jīng)典（且簡單）方法是將光柵化位圖數(shù)據(jù)保存到 RAM 中。我們將在這里使用一個(gè) blockram。我們?cè)谶@里顯示一個(gè) 128x32 像素的小位圖（非常適合 4Kbits 塊內(nèi)存）：// Use a blockram to hold the graphical data wire [7:0] Bit
關(guān)鍵字： FPGA 圖形LCD面板

FPGA：圖形 LCD 面板- 視頻發(fā)生器

圖形 LCD 面板 2 - 視頻發(fā)生器在能夠在面板上顯示任何內(nèi)容之前，我們需要生成視頻同步信號(hào)（H-sync 和 V-sync）。本項(xiàng)目使用的液晶屏具有以下特點(diǎn)：單色，分辨率為 480x320（約 150000 像素）。同步接口，4位數(shù)據(jù)接口（每個(gè)時(shí)鐘輸入4個(gè)像素）。沒有屏幕外時(shí)間。使用 4 位數(shù)據(jù)輸入時(shí)，我們需要水平 480/4=120 個(gè)時(shí)鐘。使用 320 行，一個(gè)完整的視頻幀需要 120x320=38400 個(gè)時(shí)鐘。代碼如下所示：parameter ScreenWidth =&n
關(guān)鍵字： FPGA 圖形LCD面板視頻發(fā)生器

FPGA：圖像化LCD屏-介紹

圖形LCD面板使用數(shù)字接口，易于與FPGA連接。不同的接口圖形 LCD 面板有 2 種風(fēng)格：具有類似視頻的界面具有類似 CPU 外設(shè)的接口1.類似視頻的界面2. 類似CPU外設(shè)的接口優(yōu)勢(shì)低成本和廣泛可用（例如用于筆記本電腦）易于通過 FPGA 進(jìn)行控制自由顯示的內(nèi)容（幀緩沖/動(dòng)態(tài)視頻/精靈/硬件鼠標(biāo)光標(biāo)......或這些的任意組合）易于連接到微控制器幀緩沖存儲(chǔ)器集成在面板上弊端需要視頻控制器（FPGA 或?qū)Ｓ眯酒┬枰恍┩獠看鎯?chǔ)器（用于幀緩沖器、字符生成器等）更高的成本和更低的可用性僅適用于幀緩沖器應(yīng)用
關(guān)鍵字： FPGA 圖形LCD面板

FPGA：圖像化LCD屏

FPGA是出色的視頻控制器，可以輕松控制圖形LCD面板。該項(xiàng)目分為4個(gè)部分：介紹視頻發(fā)生器圖形文本這是用于此項(xiàng)目的一個(gè)LCD面板的視圖：
關(guān)鍵字： FPGA 圖形LCD面板

Achronix:2024年全球“智能化”趨勢(shì)將帶來全新機(jī)遇

Achronix Semiconductor中國區(qū)總經(jīng)理郭道正Achronix 半導(dǎo)體公司是一家提供高性能、高密度FPGA方案的高科技公司，成立于2004 年。自2017 年第一季度實(shí)現(xiàn)盈利以來，其季度營收由2016年第四季度的500萬美元，一年后躍升至4000萬美元，并成為當(dāng)時(shí)世界上發(fā)展速度最快的半導(dǎo)體公司之一。2024年新年之際，正值A(chǔ)chronix半導(dǎo)體成立20周年，我們EEPW也有幸采訪到了Achronix中國區(qū)總經(jīng)理郭道正先生，讓我們站在Achronix的視角上，回望過去的2023年，展望到來
關(guān)鍵字： Achronix FPGA 202401

FPGA：動(dòng)手實(shí)踐 - 數(shù)字示波器

讓我們構(gòu)建一個(gè)簡單的數(shù)字示波器。單通道，約100 MSPS（每秒兆采樣）基于 RS-232（我們也會(huì)研究 USB）便宜的！簡單的數(shù)字示波器配方使用 KNJN.com 的零件，以下是我們所需的基本項(xiàng)目。1 x Pluto FPGA 板，帶 TXDI 和電纜（item#6120 和 #6130）1 x Flash 100MHz 采集板（item#1206 ）BNC 連接器 + 尼龍支架 + 連接器 2x8 （item#1250 + #1270 + #1275 ）這是它們的樣子。我們還需要以下物品（
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：示波器華麗的干涉圖案

flashy 板的輸入帶寬遠(yuǎn)高于 Nyquest 的最大理論值 40MHz（我們?cè)谶@里使用的是時(shí)鐘頻率為 80MHz的 Flashy）。那么，如果我們向 Flashy 提供高于 40MHz 的信號(hào)會(huì)發(fā)生什么？測試設(shè)置測試裝置由一個(gè)直接連接到 Flashy 的HP8640B信號(hào)發(fā)生器組成。該發(fā)生器能夠產(chǎn)生高達(dá)550MHz的正弦波。干涉圖案首先，信號(hào)發(fā)生器關(guān)閉。我們應(yīng)用一個(gè)1.000MHz的測試信號(hào)，并校準(zhǔn)輸出。讓我們?cè)谶@里得到 7 個(gè)垂直除法。如果我們應(yīng)用 80MHz 信號(hào)...跡線保持平坦（因?yàn)槲覀兊牟?/li>
關(guān)鍵字： FPGA 數(shù)字示波器