首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

基于FPGA的跳擴頻信號發(fā)送系統(tǒng)設計

  • 提出一種基于FPGA的跳擴頻信號發(fā)送系統(tǒng)設計方案，系統(tǒng)硬件以FPGA為核心，將基帶處理和中頻調(diào)制完全集成在FPGA芯片內(nèi)部，采用新型的高速DDS(Direct Digital Syntlaesis)AD9951芯片和高速數(shù)模轉(zhuǎn)換器來輔助電路完成信號的產(chǎn)生和發(fā)送。介紹了系統(tǒng)軟件控制流程，以及系統(tǒng)設計中關(guān)鍵技術(shù)的研究與實現(xiàn)。系統(tǒng)軟件利用QuanusⅡ8．0開發(fā)平臺，使用VHDL語言設計實現(xiàn)。借助Matlab和Multisire 10．1高頻電路仿真軟件分析和優(yōu)化系統(tǒng)。系統(tǒng)采用數(shù)字化的相對相移鍵控(DQPSK)
  • 關(guān)鍵字： FPGA  擴頻信號  發(fā)送  系統(tǒng)設計    

基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設計

  • 針對光纖微擾動傳感器的高速數(shù)據(jù)處理問題，設計一種以XC4VSX25為核心，具有數(shù)據(jù)采集功能、存儲功能、LCD顯示功能和USB通信功能的系統(tǒng)。利用XC4VSX25帶有的XtremeDSP IP核，通過并行運算解決高速實時數(shù)據(jù)處理問題，并且通過Verilog HDL語言設計串行結(jié)構(gòu)和并行結(jié)構(gòu)，并在ModelSim中對兩種結(jié)構(gòu)進行仿真比較。結(jié)果表明，本系統(tǒng)中并型結(jié)構(gòu)的計算速度是正比于并行度的，可以提高系統(tǒng)處理速度。
  • 關(guān)鍵字： FPGA  高速數(shù)據(jù)  處理系統(tǒng)    

基于FPGA的高階音頻均衡濾波器設計

  • 摘要：文中設計的均衡濾波器充分利用FPGA內(nèi)部資源、時間換取空間的方法，在EP1C3系列的FPGA內(nèi)實現(xiàn)1 024階FIR數(shù)字均衡濾波器，并通過重載系數(shù)，可實現(xiàn)多種頻率響應的均衡特性、簡易數(shù)字均衡濾波器的功能，達到了設計目
  • 關(guān)鍵字： FPGA  音頻  均衡  濾波器設計    

賽靈思和Synopsys聯(lián)手推出業(yè)界首部開發(fā)方法手冊

  • 　　全球可編程邏輯解決方案領先廠商賽靈思公司(NASDAQ:XLNX))今日宣布與全球半導體設計、驗證和制造領域的軟件及 IP 領先廠商Synopsys公司(NASDAQ：SNPS)聯(lián)手推出《 FPGA的原型開發(fā)方法手冊》(FPMM)，這是一本介紹如何使用 FPGA 作為平臺進行片上系統(tǒng)(SoC)開發(fā)的實用指南。FPMM 收錄了眾多公司的設計團隊在設計和驗證方面的寶貴經(jīng)驗。
  • 關(guān)鍵字： 賽靈思   FPGA   

大規(guī)?，F(xiàn)場可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設計研究

  • 摘要：以Xilinx的FPGA為例，介紹了FPGA開發(fā)系統(tǒng)的電源要求和功耗，并給出了采用線性低壓降（LDO）穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。 關(guān)鍵詞：現(xiàn)場可編程門陣列；電源設計；DC/DC變換器
  • 關(guān)鍵字： 系統(tǒng)  電源  設計  研究  開發(fā)  FPGA  現(xiàn)場  可編程  陣列  大規(guī)模  

NI發(fā)布全新 LabWindows?/CVI 2010

  • 　　美國國家儀器有限公司(National Instruments，簡稱NI)近日發(fā)布了全新NI LabWindows/CVI 2010，該軟件可基于驗證過的ANSI C測試測量軟件平臺，提供更高的開發(fā)效率，并簡化FPGA通信的復雜度。此外，NI還發(fā)布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實時模塊，可擴展開發(fā)環(huán)境至Linux和實時操作系統(tǒng)中。
  • 關(guān)鍵字： NI  FPGA  

28納米FPGA: 降低功耗 提高帶寬

  • 　　低功耗和高帶寬是下一代高端設計的兩個主要需求。對全球范圍多個應用領域的調(diào)研表明，以相同甚至更低功耗及成本來實現(xiàn)更大的帶寬已成為大勢所趨?，F(xiàn)在應對帶寬不斷增長的技術(shù)是演進中的40G和100G系統(tǒng)(以及即將出現(xiàn)的400G系統(tǒng))。設計下一代FPGA來滿足目前對寬帶和低功耗需求的難度越來越大?！　?/li>
  • 關(guān)鍵字： Altera  FPGA  

基于NIOS II的多串口數(shù)據(jù)通信的實現(xiàn)

  • 串口傳輸常用于基于FPGA和DSP結(jié)構(gòu)的信號處理板和外部設備之間的數(shù)據(jù)交換。以GPS RTK定位應用為基礎，針對單個串口全雙工傳輸不足以應對多種數(shù)據(jù)類型同時輸入輸出的情形，設計并實現(xiàn)了一種面向多串口不同類型數(shù)據(jù)的傳輸方案。該方案通過增加串口控制寄存器實現(xiàn)單個中斷信號即可控制所有串口，采用乒乓交替讀寫實現(xiàn)數(shù)據(jù)持續(xù)高速輸入。測試表明該方案可獨立對各串口進行配置，可同時實現(xiàn)GPS定位結(jié)果、差分GPS修正數(shù)據(jù)與外界的交換以及用戶控制命令的輸入，并且可減少硬件調(diào)試時間，節(jié)約硬件資源。
  • 關(guān)鍵字： 數(shù)據(jù)通信  實現(xiàn)  串口  II  NIOS  基于  

基于FPGA的CMI編碼系統(tǒng)設計

  • 摘要：提出了一種基于FPGA并利用Verilog HDL實現(xiàn)的CMI編碼設計方法。研究了CMI碼型的編碼特點，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設計中，首先產(chǎn)生m序列，然后程序
  • 關(guān)鍵字： FPGA  CMI  編碼  系統(tǒng)設計    

FPGA實現(xiàn)時分多址的一種改進型方法

  • 摘要：利用FPGA實現(xiàn)時分多址的方法有很多種，但大多數(shù)方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現(xiàn)時分多址。通過使用FPGA芯片內(nèi)部的雙口隨機訪問存儲器(雙口RAM)，利用同一塊RAM采
  • 關(guān)鍵字： FPGA  時分  多址  改進型    

基于FPGA的數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)

  • 摘要：基于FPGA和USB2．0的技術(shù)方案，設計了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設計實現(xiàn)的。首先詳細介紹了整體系統(tǒng)的
  • 關(guān)鍵字： FPGA  數(shù)據(jù)采集系統(tǒng)    

基于FPGA+DSP的雷達高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

  • 摘要：激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A/D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導致數(shù)據(jù)傳輸不
  • 關(guān)鍵字： FPGA  DSP  雷達  高速數(shù)據(jù)    

數(shù)字基帶傳輸系統(tǒng)的FPGA設計與實現(xiàn)

  • 摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語言(VHDL語言)來設計數(shù)字基帶傳輸系統(tǒng)的方法。詳細闡述數(shù)字基帶傳輸系統(tǒng)中信號碼型的設計原則，數(shù)
  • 關(guān)鍵字： FPGA  數(shù)字基帶  傳輸系統(tǒng)    

Altera有望2012年成FPGA龍頭

  • 　　市場分析師預測，全球營收排名第二大的可程序化邏輯組件供貨商Altera，有機會在2012年初取代該市場龍頭Xilinx躍上第一大供貨商位置。 　
  • 關(guān)鍵字： Altera  FPGA  

FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設計

  • 為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)IRIG-B碼編碼和解碼的設計方案和體系結(jié)構(gòu)，設計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點。結(jié)果表明，F(xiàn)PGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時間精確同步的效果。
  • 關(guān)鍵字： IRIG-B  FPGA  DC  編碼    
共6484條 284/433 |‹ « 282 283 284 285 286 287 288 289 290 291 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473