lattice 文章進(jìn)入lattice技術(shù)社區(qū)

實(shí)驗(yàn)17：分頻器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握分頻器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)任意整數(shù)分頻器。實(shí)驗(yàn)原理時(shí)鐘信號(hào)的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現(xiàn)各種時(shí)鐘的分頻和倍頻設(shè)計(jì)，但是通過語(yǔ)言設(shè)計(jì)進(jìn)行時(shí)鐘分頻是最基本的訓(xùn)練，在對(duì)時(shí)鐘要求不高的設(shè)計(jì)時(shí)也能節(jié)省鎖相環(huán)資源。在本實(shí)驗(yàn)中我們將實(shí)現(xiàn)任意整數(shù)的分頻器，分頻
關(guān)鍵字：分頻器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)16：扭環(huán)形計(jì)數(shù)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握扭環(huán)形計(jì)數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)右移扭環(huán)形計(jì)數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構(gòu)成了一個(gè)扭環(huán)形計(jì)數(shù)器。初始化復(fù)位時(shí)，給q0一個(gè)初值0000，則在循環(huán)過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級(jí)描述右移扭環(huán)形計(jì)數(shù)器程序清單tw
關(guān)鍵字：扭環(huán)形計(jì)數(shù)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)15：環(huán)形計(jì)數(shù)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握環(huán)形計(jì)數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)4位右循環(huán)一個(gè)1的環(huán)形計(jì)數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個(gè)觸發(fā)器中只有一個(gè)輸出為1，另外3個(gè)為0，這樣就構(gòu)成了一個(gè)環(huán)形計(jì)數(shù)器。初始化復(fù)位時(shí)，給q0一個(gè)置位信號(hào)，則唯一的1將在環(huán)形計(jì)數(shù)器中循環(huán)移位，每4個(gè)時(shí)鐘同期輸出一個(gè)高電平脈沖。Verilog HDL建模描述用行為級(jí)描述
關(guān)鍵字：環(huán)形計(jì)數(shù)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)14：移位寄存器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握移位寄存器原理；（3）學(xué)習(xí)用Verilog HDL行為級(jí)描述時(shí)序邏輯電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計(jì)一個(gè)7位右移并行輸入、串行輸出的移位寄存器。實(shí)驗(yàn)原理如果將多個(gè)觸發(fā)器級(jí)聯(lián)就構(gòu)成一個(gè)多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個(gè)置數(shù)/移位控制信號(hào)。當(dāng)LD/SHIFT為1時(shí)，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當(dāng)LD/SHIFT為0時(shí)，在
關(guān)鍵字：移位寄存器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)13：JK觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握J(rèn)K觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為機(jī)描述方法描述JK觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計(jì)一個(gè)JK觸發(fā)器實(shí)驗(yàn)原理帶使能端RS鎖存器的輸入端R=S=1時(shí)，鎖存器的次態(tài)不確定，這一因素限制了其應(yīng)用。為了解決這個(gè)問題，根據(jù)雙穩(wěn)態(tài)元件兩個(gè)輸出端互補(bǔ)的特點(diǎn)，用Q和非Q反饋控制輸入信號(hào)，并用J代替S,用K代替R,構(gòu)成了J-K鎖存器。Verilog HDL建模描述用行為級(jí)描述實(shí)現(xiàn)的帶異步
關(guān)鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)12：邊沿觸發(fā)的D觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握D觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為機(jī)描述方法描述D觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個(gè)帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號(hào)clk，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信號(hào)d，觸發(fā)器的輸出信號(hào)q和~q，用來(lái)分別驅(qū)動(dòng)開發(fā)板上的LED，在clk上升沿的驅(qū)動(dòng)下，當(dāng)撥碼開關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理從D觸發(fā)器的特
關(guān)鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)11：RS觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握RS觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語(yǔ)言行為級(jí)描述方法描述RS觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個(gè)RS觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號(hào)clk，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信號(hào)S,R，觸發(fā)器的輸出信號(hào)Q和非Q，用來(lái)分別驅(qū)動(dòng)開發(fā)板上的LED，在clk上升沿的驅(qū)動(dòng)下，當(dāng)撥碼開關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理基本RS觸發(fā)器可以由兩
關(guān)鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)10：七段數(shù)碼管

1. 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握數(shù)碼管驅(qū)動(dòng)；（3）學(xué)習(xí)用Verilog HDL描述數(shù)碼管驅(qū)動(dòng)電路。2. 實(shí)驗(yàn)任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實(shí)驗(yàn)原理數(shù)碼管是工程設(shè)計(jì)中使用很廣的一種顯示輸出器件。一個(gè)7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖
關(guān)鍵字：七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL

萊迪思推出Lattice Insights培訓(xùn)網(wǎng)站,助力FPGA應(yīng)用設(shè)計(jì)和開發(fā)

萊迪思半導(dǎo)體公司，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布推出官方培訓(xùn)門戶網(wǎng)站“Lattice Insights?”，幫助客戶和合作伙伴充分體驗(yàn)低功耗FPGA設(shè)計(jì)。Lattice Insights由FPGA和培訓(xùn)專家開發(fā)，提供各種學(xué)習(xí)計(jì)劃、強(qiáng)大的課程庫(kù)以及可定制的交互式講師指導(dǎo)培訓(xùn)，涵蓋FPGA開發(fā)的方方面面，包括芯片、軟件、解決方案、開發(fā)板等。萊迪思全球銷售高級(jí)副總裁Mark Nelson表示：“Lattice Insights旨在為我們的客戶提供全面的內(nèi)容和實(shí)踐培訓(xùn)，幫助他們擴(kuò)展專業(yè)知識(shí)，并將先進(jìn)的解決
關(guān)鍵字：萊迪思 Lattice Insights FPGA

富昌電子為萊迪思新FPGA平臺(tái)Lattice Avant?提供工程支持

中國(guó)上海 – 全球知名的電子元器件分銷商富昌電子榮獲萊迪思半導(dǎo)體授予的 2022 年度最佳合作伙伴獎(jiǎng)，并且很高興將其專業(yè)工程支持?jǐn)U展到涵蓋萊迪思半導(dǎo)體的全新中端現(xiàn)場(chǎng)可編程門陣列 (FPGA) 平臺(tái) Lattice Avant?。Lattice Avant? 為通信、計(jì)算、工業(yè)和汽車市場(chǎng)等客戶應(yīng)用提供出色的能效、先進(jìn)的連接和優(yōu)化的計(jì)算功能。?與競(jìng)品相比，Lattice Avant? 幫助客戶在其設(shè)計(jì)中獲得性能優(yōu)勢(shì)，使功耗最多降低 2.5 倍，吞吐量提高 2 倍（25 Gbps SERDES），封裝
關(guān)鍵字：富昌電子萊迪思 FPGA平臺(tái) Lattice Avant

一個(gè)Lattice實(shí)習(xí)生的內(nèi)心讀白

　　首先，介紹一下我的個(gè)人背景。本科畢業(yè)于江蘇省某普通一本院校，期間因?yàn)閰⒓舆^一些競(jìng)賽，也獲得一些獎(jiǎng)項(xiàng)，然后被保送到上海某211高校繼續(xù)攻讀碩士研究生。對(duì)于FPGA，說(shuō)會(huì)也不算是會(huì)，說(shuō)不會(huì)吧，也了解那么一些東西。之前接觸的基本都是Altera的Cyclone系列，本科期間做過兩個(gè)簡(jiǎn)單的小項(xiàng)目：一個(gè)是等精度數(shù)字頻率計(jì)(說(shuō)白了就是兩個(gè)計(jì)數(shù)器加D觸發(fā)器，用電路都能搭出來(lái));另一個(gè)是我的畢業(yè)設(shè)計(jì)，其中用FPGA來(lái)驅(qū)動(dòng)CCD和高速ADC的，同時(shí)用FPGA實(shí)現(xiàn)了一個(gè)FIFO，作為ADC與MCU之間數(shù)據(jù)緩沖(當(dāng)時(shí)因?yàn)楦?/li>
關(guān)鍵字： Lattice

超低功耗Lattice SensAI引領(lǐng)網(wǎng)絡(luò)邊緣人工智能設(shè)備邁向大眾市場(chǎng)

　　萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日推出Lattice sensAI?，一種結(jié)合模塊化硬件套件、神經(jīng)網(wǎng)絡(luò)IP核、軟件工具、參考設(shè)計(jì)和定制化設(shè)計(jì)服務(wù)的完整技術(shù)集合，旨在將機(jī)器學(xué)習(xí)推理加快大眾市場(chǎng)IoT應(yīng)用。Lattice sensAI提供經(jīng)優(yōu)化的解決方案，具有超低功耗(低于1mW-1W)、封裝尺寸小(5.5-100 mm2)、接口靈活(MIPI? CSI-2、LVDS、GigE等)和批量?jī)r(jià)格低(約1-10美元)等優(yōu)勢(shì)，可加速實(shí)現(xiàn)更接近數(shù)據(jù)源的網(wǎng)絡(luò)邊緣計(jì)算?！　∪R迪思半導(dǎo)體公司產(chǎn)品和市場(chǎng)總監(jiān)D
關(guān)鍵字： Lattice SensAI

超低功耗 Lattice SensAI 引領(lǐng)網(wǎng)絡(luò)邊緣人工智能設(shè)備邁向大眾市場(chǎng)

　　萊迪思半導(dǎo)體公司今日推出Lattice sensAI?，一種結(jié)合模塊化硬件套件、神經(jīng)網(wǎng)絡(luò)IP核、軟件工具、參考設(shè)計(jì)和定制化設(shè)計(jì)服務(wù)的完整技術(shù)集合，旨在將機(jī)器學(xué)習(xí)推理加快大眾市場(chǎng)IoT應(yīng)用。Lattice sensAI提供經(jīng)優(yōu)化的解決方案，具有超低功耗(低于1mW-1W)、封裝尺寸小(5.5-100 mm2)、接口靈活(MIPI? CSI-2、LVDS、GigE等)和批量?jī)r(jià)格低(約1-10美元)等優(yōu)勢(shì)，可加速實(shí)現(xiàn)更接近數(shù)據(jù)源的網(wǎng)絡(luò)邊緣計(jì)算?！　∪R迪思半導(dǎo)體公司產(chǎn)品和市場(chǎng)總監(jiān)Deepak Boppana表
關(guān)鍵字： Lattice SensAI

智能音箱、VR/AR、AI等是Lattice發(fā)力的重點(diǎn)　

作者 / 王瑩　　不久前，Lattice(萊迪思公司)在上海研發(fā)中心大樓舉辦新聞發(fā)布會(huì)，首席運(yùn)營(yíng)官Glen Hawk先生介紹了為時(shí)下熱門應(yīng)用——智能音箱、VR/AR裝置及AI等做的創(chuàng)新方案及規(guī)劃。關(guān)注網(wǎng)絡(luò)邊緣的控制、互聯(lián)和計(jì)算　　物聯(lián)網(wǎng)或網(wǎng)絡(luò)邊緣是Lattice的關(guān)注重點(diǎn)。該公司可編程產(chǎn)品的特點(diǎn)是中小型、低功耗、低成本。Lattice在過去30年里，主要業(yè)績(jī)是在控制領(lǐng)域，營(yíng)收每年穩(wěn)定在2億美元左右。大約從2006-2010年開始，互聯(lián)、傳感上的應(yīng)用增多。2010年之后，Lattice陸續(xù)收購(gòu)了兩家公司——
關(guān)鍵字： Lattice Glen Hawk 智能音箱 VR/AR裝置 AI 201712

Lattice：聚焦網(wǎng)絡(luò)邊緣計(jì)算的差異化市場(chǎng)

　　延宕了一年之久的萊迪思(Lattice)收購(gòu)案近期終于落下帷幕。由于受到特朗普的否決，Canyon Bridge對(duì)Lattice的收購(gòu)要約可能告吹。雖然買賣不成，但lattice發(fā)展的腳步還是要繼續(xù)邁進(jìn)。根據(jù)其最新的動(dòng)態(tài)來(lái)看，lattice瞄準(zhǔn)了網(wǎng)絡(luò)邊緣這一逐漸興起的領(lǐng)域。　　目前的網(wǎng)絡(luò)中已經(jīng)有64億臺(tái)設(shè)備連接，此外還新增了550萬(wàn)臺(tái)新設(shè)備，因此物聯(lián)網(wǎng)的興起需要采用新的處理和分析需求的方法。充分利用物聯(lián)網(wǎng)需要在設(shè)備和云之間實(shí)現(xiàn)強(qiáng)大的無(wú)縫連接，同時(shí)消除計(jì)算問題和隱私問題。云計(jì)算結(jié)合IoT技術(shù)的能力意
關(guān)鍵字： Lattice FPGA

共92條 3/7 « 1 2 3 4 5 6 7 »

lattice介紹

　　萊迪思(Lattice)半導(dǎo)體公司提供業(yè)界最廣范圍的現(xiàn)場(chǎng)可編程門陣列（FPGA）、可編程邏輯器件（PLD）及其相關(guān)軟件，包括現(xiàn)場(chǎng)可編程系統(tǒng)芯片（FPSC）、復(fù)雜的可編程邏輯器件（CPLD）,可編程混合信號(hào)產(chǎn)品（ispPAC?）和可編程數(shù)字互連器件（ispGDX?）。萊迪思還提供業(yè)界領(lǐng)先的SERDES產(chǎn)品。 FPGA和PLD是廣泛使用的半導(dǎo)體元件，最終用戶可以將其配置成特定的邏輯電路，從而縮短設(shè) [ 查看詳細(xì) ]