lattice 文章進入lattice技術社區(qū)

實驗17：分頻器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握分頻器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個任意整數(shù)分頻器。實驗原理時鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環(huán)可以實現(xiàn)各種時鐘的分頻和倍頻設計，但是通過語言設計進行時鐘分頻是最基本的訓練，在對時鐘要求不高的設計時也能節(jié)省鎖相環(huán)資源。在本實驗中我們將實現(xiàn)任意整數(shù)的分頻器，分頻
關鍵字：分頻器 FPGA Lattice Diamond Verilog HDL

實驗16：扭環(huán)形計數(shù)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握扭環(huán)形計數(shù)器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個右移扭環(huán)形計數(shù)器。實驗原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構成了一個扭環(huán)形計數(shù)器。初始化復位時，給q0一個初值0000，則在循環(huán)過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環(huán)形計數(shù)器程序清單tw
關鍵字：扭環(huán)形計數(shù)器 FPGA Lattice Diamond Verilog HDL

實驗15：環(huán)形計數(shù)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握環(huán)形計數(shù)器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個4位右循環(huán)一個1的環(huán)形計數(shù)器。實驗原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個觸發(fā)器中只有一個輸出為1，另外3個為0，這樣就構成了一個環(huán)形計數(shù)器。初始化復位時，給q0一個置位信號，則唯一的1將在環(huán)形計數(shù)器中循環(huán)移位，每4個時鐘同期輸出一個高電平脈沖。Verilog HDL建模描述用行為級描述
關鍵字：環(huán)形計數(shù)器 FPGA Lattice Diamond Verilog HDL

實驗14：移位寄存器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握移位寄存器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務本實驗的任務是設計一個7位右移并行輸入、串行輸出的移位寄存器。實驗原理如果將多個觸發(fā)器級聯(lián)就構成一個多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個置數(shù)/移位控制信號。當LD/SHIFT為1時，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當LD/SHIFT為0時，在
關鍵字：移位寄存器 FPGA Lattice Diamond Verilog HDL

實驗13：JK觸發(fā)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握JK觸發(fā)器原理；（3）學習用Verilog HDL語言行為機描述方法描述JK觸發(fā)器電路。實驗任務本實驗的任務是設計一個JK觸發(fā)器實驗原理帶使能端RS鎖存器的輸入端R=S=1時，鎖存器的次態(tài)不確定，這一因素限制了其應用。為了解決這個問題，根據(jù)雙穩(wěn)態(tài)元件兩個輸出端互補的特點，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構成了J-K鎖存器。Verilog HDL建模描述用行為級描述實現(xiàn)的帶異步
關鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實驗12：邊沿觸發(fā)的D觸發(fā)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握D觸發(fā)器原理；（3）學習用Verilog HDL語言行為機描述方法描述D觸發(fā)器電路。實驗任務本實驗的任務是描述一個帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關的狀態(tài)作為觸發(fā)器輸入信號d，觸發(fā)器的輸出信號q和~q，用來分別驅動開發(fā)板上的LED，在clk上升沿的驅動下，當撥碼開關狀態(tài)變化時LED狀態(tài)發(fā)生相應變化。實驗原理從D觸發(fā)器的特
關鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實驗11：RS觸發(fā)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握RS觸發(fā)器原理；（3）學習用Verilog HDL語言行為級描述方法描述RS觸發(fā)器電路。實驗任務本實驗的任務是描述一個RS觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關的狀態(tài)作為觸發(fā)器輸入信號S,R，觸發(fā)器的輸出信號Q和非Q，用來分別驅動開發(fā)板上的LED，在clk上升沿的驅動下，當撥碼開關狀態(tài)變化時LED狀態(tài)發(fā)生相應變化。實驗原理基本RS觸發(fā)器可以由兩
關鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實驗10：七段數(shù)碼管

1. 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握數(shù)碼管驅動；（3）學習用Verilog HDL描述數(shù)碼管驅動電路。2. 實驗任務在數(shù)碼管上顯示數(shù)字。3. 實驗原理數(shù)碼管是工程設計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管（如果包括右下的小點可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點的dp位段組成。實際是由8個LED燈組成的，控制每個LED的點亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管，結構如下圖
關鍵字：七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL

萊迪思推出Lattice Insights培訓網站,助力FPGA應用設計和開發(fā)

萊迪思半導體公司，低功耗可編程器件的領先供應商，今日宣布推出官方培訓門戶網站“Lattice Insights?”，幫助客戶和合作伙伴充分體驗低功耗FPGA設計。Lattice Insights由FPGA和培訓專家開發(fā)，提供各種學習計劃、強大的課程庫以及可定制的交互式講師指導培訓，涵蓋FPGA開發(fā)的方方面面，包括芯片、軟件、解決方案、開發(fā)板等。萊迪思全球銷售高級副總裁Mark Nelson表示：“Lattice Insights旨在為我們的客戶提供全面的內容和實踐培訓，幫助他們擴展專業(yè)知識，并將先進的解決
關鍵字：萊迪思 Lattice Insights FPGA

富昌電子為萊迪思新FPGA平臺Lattice Avant?提供工程支持

中國上海 – 全球知名的電子元器件分銷商富昌電子榮獲萊迪思半導體授予的 2022 年度最佳合作伙伴獎，并且很高興將其專業(yè)工程支持擴展到涵蓋萊迪思半導體的全新中端現(xiàn)場可編程門陣列 (FPGA) 平臺 Lattice Avant?。Lattice Avant? 為通信、計算、工業(yè)和汽車市場等客戶應用提供出色的能效、先進的連接和優(yōu)化的計算功能。?與競品相比，Lattice Avant? 幫助客戶在其設計中獲得性能優(yōu)勢，使功耗最多降低 2.5 倍，吞吐量提高 2 倍（25 Gbps SERDES），封裝
關鍵字：富昌電子萊迪思 FPGA平臺 Lattice Avant

一個Lattice實習生的內心讀白

　　首先，介紹一下我的個人背景。本科畢業(yè)于江蘇省某普通一本院校，期間因為參加過一些競賽，也獲得一些獎項，然后被保送到上海某211高校繼續(xù)攻讀碩士研究生。對于FPGA，說會也不算是會，說不會吧，也了解那么一些東西。之前接觸的基本都是Altera的Cyclone系列，本科期間做過兩個簡單的小項目：一個是等精度數(shù)字頻率計(說白了就是兩個計數(shù)器加D觸發(fā)器，用電路都能搭出來);另一個是我的畢業(yè)設計，其中用FPGA來驅動CCD和高速ADC的，同時用FPGA實現(xiàn)了一個FIFO，作為ADC與MCU之間數(shù)據(jù)緩沖(當時因為各
關鍵字： Lattice

超低功耗Lattice SensAI引領網絡邊緣人工智能設備邁向大眾市場

　　萊迪思半導體公司(NASDAQ: LSCC)今日推出Lattice sensAI?，一種結合模塊化硬件套件、神經網絡IP核、軟件工具、參考設計和定制化設計服務的完整技術集合，旨在將機器學習推理加快大眾市場IoT應用。Lattice sensAI提供經優(yōu)化的解決方案，具有超低功耗(低于1mW-1W)、封裝尺寸小(5.5-100 mm2)、接口靈活(MIPI? CSI-2、LVDS、GigE等)和批量價格低(約1-10美元)等優(yōu)勢，可加速實現(xiàn)更接近數(shù)據(jù)源的網絡邊緣計算?！　∪R迪思半導體公司產品和市場總監(jiān)D
關鍵字： Lattice SensAI

超低功耗 Lattice SensAI 引領網絡邊緣人工智能設備邁向大眾市場

　　萊迪思半導體公司今日推出Lattice sensAI?，一種結合模塊化硬件套件、神經網絡IP核、軟件工具、參考設計和定制化設計服務的完整技術集合，旨在將機器學習推理加快大眾市場IoT應用。Lattice sensAI提供經優(yōu)化的解決方案，具有超低功耗(低于1mW-1W)、封裝尺寸小(5.5-100 mm2)、接口靈活(MIPI? CSI-2、LVDS、GigE等)和批量價格低(約1-10美元)等優(yōu)勢，可加速實現(xiàn)更接近數(shù)據(jù)源的網絡邊緣計算?！　∪R迪思半導體公司產品和市場總監(jiān)Deepak Boppana表
關鍵字： Lattice SensAI

智能音箱、VR/AR、AI等是Lattice發(fā)力的重點　

作者 / 王瑩　　不久前，Lattice(萊迪思公司)在上海研發(fā)中心大樓舉辦新聞發(fā)布會，首席運營官Glen Hawk先生介紹了為時下熱門應用——智能音箱、VR/AR裝置及AI等做的創(chuàng)新方案及規(guī)劃。關注網絡邊緣的控制、互聯(lián)和計算　　物聯(lián)網或網絡邊緣是Lattice的關注重點。該公司可編程產品的特點是中小型、低功耗、低成本。Lattice在過去30年里，主要業(yè)績是在控制領域，營收每年穩(wěn)定在2億美元左右。大約從2006-2010年開始，互聯(lián)、傳感上的應用增多。2010年之后，Lattice陸續(xù)收購了兩家公司——
關鍵字： Lattice Glen Hawk 智能音箱 VR/AR裝置 AI 201712

Lattice：聚焦網絡邊緣計算的差異化市場

　　延宕了一年之久的萊迪思(Lattice)收購案近期終于落下帷幕。由于受到特朗普的否決，Canyon Bridge對Lattice的收購要約可能告吹。雖然買賣不成，但lattice發(fā)展的腳步還是要繼續(xù)邁進。根據(jù)其最新的動態(tài)來看，lattice瞄準了網絡邊緣這一逐漸興起的領域。　　目前的網絡中已經有64億臺設備連接，此外還新增了550萬臺新設備，因此物聯(lián)網的興起需要采用新的處理和分析需求的方法。充分利用物聯(lián)網需要在設備和云之間實現(xiàn)強大的無縫連接，同時消除計算問題和隱私問題。云計算結合IoT技術的能力意
關鍵字： Lattice FPGA

共92條 3/7 « 1 2 3 4 5 6 7 »

lattice介紹

　　萊迪思(Lattice)半導體公司提供業(yè)界最廣范圍的現(xiàn)場可編程門陣列（FPGA）、可編程邏輯器件（PLD）及其相關軟件，包括現(xiàn)場可編程系統(tǒng)芯片（FPSC）、復雜的可編程邏輯器件（CPLD）,可編程混合信號產品（ispPAC?）和可編程數(shù)字互連器件（ispGDX?）。萊迪思還提供業(yè)界領先的SERDES產品。 FPGA和PLD是廣泛使用的半導體元件，最終用戶可以將其配置成特定的邏輯電路，從而縮短設 [ 查看詳細 ]