信號(hào)解析第12部分：用Delta-Sigma adc降低電源噪聲的影響

在解決信號(hào)的第12部分中，我們看了一個(gè)電源噪聲設(shè)計(jì)示例，以討論在試圖提高系統(tǒng)的PSR時(shí)，哪些電源是最關(guān)鍵的。從這個(gè)例子中，我們提供了保持低電源噪聲的最佳實(shí)踐和系統(tǒng)總體噪聲性能的調(diào)試技巧。

在我們系列的第11部分，我們討論了電源噪聲主題，包括什么導(dǎo)致電源噪聲以及它如何影響模數(shù)轉(zhuǎn)換器（ADC）。我們還介紹了電源抑制（PSR）作為描述電源在抑制噪聲方面的有效性的方法。最后，簡要分析了電源噪聲對(duì)不同ADC電源的影響。

在本文中，我們將以一個(gè)使用ADS127L01評(píng)估模塊（EVM）的設(shè)計(jì)實(shí)例繼續(xù)討論電源噪聲。這個(gè)例子將有助于說明在試圖提高系統(tǒng)的PSR時(shí)，哪些電源是最關(guān)鍵的。最后，我們將討論保持低電源噪聲的最佳實(shí)踐以及改善系統(tǒng)整體噪聲性能的調(diào)試技巧。

在第11部分中，我們研究了德州儀器（TI）使用的每個(gè)電源的PSR比率（PSRR）ADS127L01（如圖1所示）。像大多數(shù)adc一樣，ADS127L01同時(shí)使用模擬和數(shù)字電源（分別是AVDD和DVDD）。我們之所以選擇這個(gè)設(shè)備作為我們的討論對(duì)象，是因?yàn)樗€需要第三個(gè)稱為低壓差分電源（LVDD）的電源。LVDD直接為ADS127L01中的δ-西格瑪調(diào)制器供電。LVDD電源可由內(nèi)部低壓差調(diào)節(jié)器（LDO）（連接至AVDD）或外部LVDD電源提供。正如您在本文后面將看到的，在外部使用噪聲源驅(qū)動(dòng)LVDD將對(duì)ADC噪聲性能產(chǎn)生最不利的影響。

圖1TA=25°C, AVDD = 3.3V, VREF = 2.5V, HR Mode, INTLDO = 1

從圖1可以看出，LVDD最容易受到耦合噪聲到ADC輸出的影響，因?yàn)樗腜SRR在三個(gè)電源中最低。LVDD對(duì)噪聲最敏感，因?yàn)樗苯訛閐elta-sigma調(diào)制器供電，后者又直接控制模擬輸入到數(shù)字輸出的轉(zhuǎn)換過程。相對(duì)而言，AVDD為剩余的模擬電路供電，包括產(chǎn)生主偏置電流，但這對(duì)轉(zhuǎn)換結(jié)果的直接影響較小。為ADC的數(shù)字核心供電，DVDD對(duì)轉(zhuǎn)換結(jié)果的影響最小，因?yàn)檎{(diào)制器輸出在到達(dá)數(shù)字抽取濾波器時(shí)已經(jīng)是二進(jìn)制的。對(duì)于需要多個(gè)電源的設(shè)備，應(yīng)優(yōu)先選擇最直接為delta-sigma調(diào)制器供電的電源，通常是AVDD。

為了說明在現(xiàn)實(shí)世界中使用噪聲源驅(qū)動(dòng)調(diào)制器的效果，我們進(jìn)行了一個(gè)ADC輸入短路噪聲測量上ADS127L01評(píng)估模塊以下四種情況下的EVM：

• 清潔AVDD、LVDD和DVD上的電源（無波紋）。

• AVDD = 3 V + 1-kHz, 100-mVP ripple, clean LVDD and DVDD.

• LVDD = 1.825 V + 1-kHz, 100-mVP ripple, clean AVDD and DVDD.

• DVDD = 1.8 V + 1-kHz, 100-mVP ripple, clean AVDD and LVDD.

在每種情況下，我們將ADC輸入端短接在一起，將其偏置到中間電源（1.5 V），并計(jì)算相對(duì)于ADC滿量程的最大可實(shí)現(xiàn)信噪比。我們將此結(jié)果稱為ADC的動(dòng)態(tài)范圍。表1ADS127L01產(chǎn)品介紹(PDF)列出了ADC每種操作模式和數(shù)據(jù)速率的典型噪聲性能。該測試是在極低功率模式下進(jìn)行的，采用4-MHz時(shí)鐘輸入，使用過采樣率=256的寬帶2數(shù)字濾波器。根據(jù)表1，我們預(yù)計(jì)在這些設(shè)置下的動(dòng)態(tài)范圍約為114 dB。

正如預(yù)期的那樣，EVM在為所有三個(gè)ADC電源引腳使用干凈的電壓供應(yīng)時(shí)表現(xiàn)最佳。圖2顯示了這些條件下的噪聲直方圖（左）和快速傅立葉變換（FFT）（右），得到的動(dòng)態(tài)范圍為113.56 dB，非常接近數(shù)據(jù)表規(guī)范。

圖2AVDD、LVDD上清潔電源的噪聲直方圖（左）和FFT（右），和DVD光盤

然后，我們?cè)?-V AVDD電源上添加了1-kHz，100 mVP正弦波。該正弦波模擬電源噪聲，并使用直流偏移等于標(biāo)稱AVDD電源電壓（3v）的信號(hào)發(fā)生器應(yīng)用于ADC。在這種情況下，ADS127L01上的內(nèi)部LDO仍然能夠抑制大部分噪聲，并將標(biāo)稱性能保持在113.33 dB，如圖3所示。請(qǐng)注意，在1kHz的頻譜中出現(xiàn)了一個(gè)小音調(diào)，幅度為-127dB。這應(yīng)該與原始輸入信號(hào)電平（相對(duì)于滿標(biāo)度（-28 dB，對(duì)于2.5 V ADC參考電壓）減去AVDD PSRR，或大約100 dB）相關(guān)。

圖3噪聲直方圖（左）和FFT（右）用于LVDD和DVD光盤，AVDD上的漣漪

在下一次測試中，我們使用EVDD供電，而在下一次測試中，我們使用EVDD供電，并恢復(fù)為EVM供電。在這個(gè)測試中，我們輸入一個(gè)以1.825伏直流偏移為中心的1千赫茲，100毫伏正弦波紋波，并繞過內(nèi)部LDO。因此，如圖4所示，LVDD電源噪聲導(dǎo)致噪聲性能顯著降低（105.52 dB）。此外，與圖3中的右側(cè)圖像相比，1 kHz音調(diào)在頻譜（-106 dB）中更為明顯。

圖4噪聲直方圖（左）和FFT（右）用于AVDD和DVD上的清潔電源，紋波在LVDD上

在上一次測試中，我們將AVDD和LVDD恢復(fù)為默認(rèn)的clean EVM電源，并將正弦波應(yīng)用于DVDD。在這個(gè)例子中，紋波以1.8kHz為中心。有趣的是，與LVDD實(shí)驗(yàn)（111.14db）相比，圖4顯示了更小的動(dòng)態(tài)范圍退化，即使在產(chǎn)生的FFT中可以看到更多的1khz紋波諧波。

圖5噪聲直方圖（左）和FFT（右）用于AVDD和LVDD上的清潔電源，紋波開啟DVD光盤

最終，這些實(shí)驗(yàn)證實(shí)了圖1中的結(jié)果，同時(shí)重申了某些電源（尤其是為delta-sigma調(diào)制器供電的電源）比其他電源更容易受到電源噪聲的影響，可能需要特別小心才能保持較高的PSR。

為此，讓我們考慮幾種使用三種不同技術(shù)在系統(tǒng)中保持良好PSRR的方法，首先從最關(guān)鍵的：布局開始。

布局優(yōu)化是迄今為止您可以用來提高PSRR和保持系統(tǒng)性能的最重要的技術(shù)。由于我們已經(jīng)花了大量時(shí)間討論直流/直流開關(guān)穩(wěn)壓電源的噪聲耦合，一個(gè)具體的布局優(yōu)化行動(dòng)，你可以采取的是隔離這種噪聲開關(guān)穩(wěn)壓器遠(yuǎn)離敏感的模擬輸入。開關(guān)調(diào)節(jié)器的效率很高，但它們可以在電源上注入大量瞬態(tài)電流，耦合到周圍的電路中，包括ADC本身。如果功率調(diào)節(jié)電路與數(shù)字元件位于印刷電路板（PCB）的同一側(cè)，則任何一個(gè)有噪聲的回流電流都不應(yīng)該流過更靈敏的模擬電路。

然而，有些印刷電路板可能受到其尺寸或形狀的限制，使得這些類型的布局技術(shù)不可行。例如，圖6顯示了一個(gè)PCB的比例尺與TI的四分之一相比溫度變送器參考設(shè)計(jì). 在如此有限的空間內(nèi)，優(yōu)化布局可能是一個(gè)挑戰(zhàn)。

圖6溫度變送器PCB與四分之一比較（TIDA-00095）

在這些情況下，以及所有PCB布局，都要確保始終使用正確的電源去耦。去耦電容器主要分為兩大類：整體式和局部式。大容量去耦電容器通常直接放置在電源的輸出端。這些電容器有助于過濾電源輸出，并在負(fù)載電流波動(dòng)時(shí)保持電壓穩(wěn)定。此外，大多數(shù)有源元件將需要至少一個(gè)本地去耦電容器直接挨著每個(gè)主電源引腳。

本地電容器通常比大容量電容器小一個(gè)數(shù)量級(jí)，用于提供設(shè)備的瞬時(shí)電流需求，同時(shí)濾除高頻噪聲。如果對(duì)給定的電源引腳建議使用多個(gè)去耦電容器（例如，0.01μF與1μF并聯(lián)），請(qǐng)將較小的電容器放置在離電源引腳最近的位置。

此外，在第11部分中，我們討論了某些有源元件（如時(shí)鐘）可以在電源上引入大的瞬態(tài)。您可以通過使用額外的去耦元件（如串聯(lián)鐵氧體磁珠）來抑制這種噪聲。

圖7顯示了ADS127L01 EVM示意圖的一部分，以及ADC和時(shí)鐘扇出緩沖電源使用的一些額外的去耦組件。扇出緩沖器必須參考與ADS127L01數(shù)字核心（DVDD）相同的數(shù)字輸入/輸出電平，這可能允許開關(guān)瞬態(tài)耦合到該電源上。為了保持系統(tǒng)性能，EVM使用電容器和鐵氧體將DVDD與扇出緩沖輸出電源（VDDO）分離。

圖7ADS127L01EVM原理圖上的ADC數(shù)字電源（DVDD）和時(shí)鐘緩沖輸出電源（VDDO）的去耦元件（電容器和鐵氧體）

巧合的是，我們之前在第10部分討論了ADS127L01 EVM的時(shí)鐘扇出緩沖器及其時(shí)鐘電路。在那篇文章中，我們展示了EVM的時(shí)鐘電路，并用藍(lán)色突出顯示扇出緩沖器，用紅色突出顯示ADC。圖8（左圖）顯示了具有相同突出顯示的相同圖像，不過現(xiàn)在我們也用黃色突出顯示了去耦組件，紅色箭頭跟蹤到IOVDD供應(yīng)的dvd供應(yīng)路徑。

圖8的左側(cè)顯示了IOVDD電源引腳處的測試點(diǎn)，而右側(cè)顯示了示波器在該點(diǎn)（Ch1）采集的電壓。這個(gè)屏幕截圖展示了由于輸出時(shí)鐘信號(hào)（Ch2）的每個(gè)上升和下降沿，緩沖器產(chǎn)生的大的電源瞬態(tài)，如C65所示。

圖8ADS127L01EVM原理圖（左）和緩沖器測試點(diǎn)的電壓測量（右）

如果沒有圖7所示的去耦電路，圖8右側(cè)所示的瞬態(tài)將耦合到DVDD上并影響ADC的性能，與圖5中的結(jié)果類似。然而，適當(dāng)?shù)娜ヱ羁纱_保這些故障被控制在時(shí)鐘扇出緩沖器的輸出中。圖9中的右圖顯示了圖9左側(cè)所示的測試點(diǎn)（C73）處的示波器捕捉，可以明顯看出這種抑制作用。請(qǐng)注意，圖8中所示的瞬態(tài)有效地從圖9中的示波器捕捉中消除，從而使到達(dá)ADC的電源噪聲非常小。

圖9ADS127L01EVM示意圖（左）和ADC測試點(diǎn)的電壓測量（右）

布線是您應(yīng)該考慮的另一種布局技術(shù)，以保持低電源噪聲。您應(yīng)該始終將電源線穿過電容器的電極，然后盡可能地將電源線布線到設(shè)備引腳。此外，對(duì)于可能攜帶更大電流的電源，應(yīng)使跡線更粗。別忘了地面也是一種補(bǔ)給。接地作為信號(hào)和電源的電流返回路徑。使用帶有額外通孔的大型地面澆注或平面可降低回路電感，并允許回流電流輕松返回電源。圖10展示了其中一些概念。

圖10布線技術(shù)，包括粗線和通過電容器墊布線

另一種可以用來降低電源噪聲的技術(shù)是頻率規(guī)劃，無論是開關(guān)調(diào)節(jié)器還是ADC。如第11部分所討論和圖1所重申的，ADC在每種電源上可以表現(xiàn)出不同的PSRR特性。此外，所有ADC電源在數(shù)字濾波器阻帶內(nèi)的頻率下，PSRR將大幅提升（見圖1）。在delta-sigma adc中，數(shù)字濾波器響應(yīng)以調(diào)制器頻率（fMOD）的倍數(shù)重復(fù)。因此，如果開關(guān)噪聲恰好落在調(diào)制器頻率或其任何倍數(shù)附近，則開關(guān)噪聲仍可能混入ADC通帶。

如果可能的話，選擇一個(gè)開關(guān)頻率，使之成為濾波器的一個(gè)零值（通常是輸出數(shù)據(jù)速率的倍數(shù)），以防止這些信號(hào)產(chǎn)生混疊并提高系統(tǒng)的PSR。圖11說明了常見ADC濾波器類型的阻帶：寬帶有限脈沖響應(yīng)濾波器（圖11左側(cè)）和sinc濾波器（圖11右側(cè)）。由于ADC數(shù)據(jù)速率通常由系統(tǒng)要求確定，紅色箭頭突出顯示的區(qū)域是基于數(shù)字濾波器響應(yīng)的開關(guān)頻率的建議頻帶。如果您的數(shù)據(jù)速率是靈活的，但您的開關(guān)頻率是固定的，請(qǐng)考慮選擇您的ADC的輸出數(shù)據(jù)速率，以便它在這個(gè)頻率創(chuàng)建一個(gè)空值。

圖11建議使用平通帶（左）和辛基（右）過濾器

正如我們?cè)诒疚牡谝还?jié)中討論的，您可以通過添加LDO來抑制不需要的噪聲來進(jìn)一步提高系統(tǒng)的PSRR。如果您打算在您的系統(tǒng)中使用開關(guān)電源，您還應(yīng)該考慮在您的系統(tǒng)中最有效的特定開關(guān)頻率。該技術(shù)可用于所有高分辨率ADC應(yīng)用，但對(duì)于更寬帶寬的應(yīng)用（噪聲更可能耦合或混疊到輸出中）來說，這一技術(shù)最為重要。在這些情況下，選擇一個(gè)對(duì)你計(jì)劃使用的開關(guān)頻率具有最大電源抑制的LDO?；蛘叻催^來，考慮一個(gè)開關(guān)頻率，它適合于你的LDO的PSRR曲線的最高部分。

圖12顯示了TI的PSRR與頻率曲線圖TPS7A49型LDO公司。注意，隨著開關(guān)頻率的增加，該LDO的PSRR降低。

圖12TPS7A49 LDO，C的PSRR與頻率曲線圖出去= 2.2μF

如何預(yù)防和調(diào)試電源問題

在檢查ADC的電源設(shè)計(jì)時(shí)，可以先驗(yàn)證幾個(gè)參數(shù)，以排除任何潛在問題并確保首次通過成功。檢查輸入/輸出的關(guān)鍵部件的電源/輸出范圍。一定要考慮到共享電源的所有活動(dòng)組件的總電流消耗，并為額外的凈空做預(yù)算。

此外，檢查電源輸出的最大電容負(fù)載，因?yàn)樵撾娫瓷系乃写笕萘亢途植咳ヱ铍娙萜鞫加行У夭⒙?lián)在一起，并且可以很快相加。電容過大可能導(dǎo)致啟動(dòng)時(shí)間變慢。

最后，檢查LDO在輸入和輸出之間是否至少具有最小的壓降電壓，并考慮添加任何其他推薦的降噪（CNR）或前饋（CFF）電容器以進(jìn)行附加濾波，如圖13所示。

圖13LDO上的濾波電容器

一旦確認(rèn)電源設(shè)備配置正確，就可以通過增加ADC去耦電容器的大小來提供額外的濾波來提高整體噪聲性能。這不僅對(duì)主電源管腳很有幫助，而且對(duì)連接到專用管腳進(jìn)行外部解耦的任何內(nèi)部電壓節(jié)點(diǎn)都有幫助。ADC制造商通常也可以推薦電容值。請(qǐng)記住，將較小的電容器與較大的電容器并聯(lián)放置，以獲得最佳性能。

最后，如果您認(rèn)為電源調(diào)節(jié)組件本身正在向ADC頻譜中引入一個(gè)或多個(gè)音調(diào)，請(qǐng)嘗試用外部工作臺(tái)電源替換每個(gè)ADC電源，一次一個(gè)。如果這不能揭示問題，您也可以嘗試更換主板的主電源，以確定噪聲來自何處。