ST在IEDM 2005公布最小NOR單元

業(yè)內(nèi)領(lǐng)先的創(chuàng)新公司展示在非易失性存儲(chǔ)器和互補(bǔ)MOS技術(shù)上取得最新進(jìn)展


意法半導(dǎo)體參加近日 在華盛頓DC特區(qū)舉辦的2005年國(guó)際電子器件大會(huì)（IEDM），ST將為本屆大會(huì)帶來(lái)13篇獨(dú)立創(chuàng)作和合作創(chuàng)作的科技論文，ST的頂級(jí)力作包括展示世界上存儲(chǔ)單元最?。?.042平方微米）的65 nm NOR 閃存技術(shù)和一個(gè)創(chuàng)新的HBT（異質(zhì)結(jié)雙極晶體）體系結(jié)構(gòu)，HBT符合了高性能低成本的基于RF CMOS平臺(tái)的最苛刻的應(yīng)用開(kāi)發(fā)要求。

“我們參加本屆IEDM大會(huì)的規(guī)模和范圍再一次證明了ST的研發(fā)實(shí)力和引領(lǐng)創(chuàng)新的能力，以及ST推進(jìn)先進(jìn)半導(dǎo)體技術(shù)產(chǎn)業(yè)化的做法,” ST負(fù)責(zé)前端技術(shù)及制造的公司執(zhí)行副總裁Laurent Bosson表示， “這種超高水平的研究技術(shù)還證明ST能夠與Crolles2聯(lián)盟合作伙伴以及來(lái)自其它國(guó)家的世界一流的研究機(jī)構(gòu)密切合作?！?nbsp;

ST將針對(duì)高性能的1位/單元和2位/單元產(chǎn)品公布一個(gè)存儲(chǔ)單元尺寸最?。▋H為0.042平方微米）的65nm NOR閃存技術(shù)，這一成果證明其在非易失性存儲(chǔ)器（NVM）市場(chǎng)上的領(lǐng)導(dǎo)地位。 為了解決今天的無(wú)線通信應(yīng)用對(duì)更高密度閃存的苛刻需求，ST的方法是利用鈷自對(duì)準(zhǔn)硅化物和三個(gè)銅金屬化層集成65nm NOR閃存陣列和1.8 V應(yīng)用低壓CMOS邏輯電路。 

ST位于法國(guó)Crolles的研究人員針對(duì)體基片和SOI（絕緣膜上硅）開(kāi)發(fā)出一個(gè)成本低廉的SiGeC HBT（異質(zhì)結(jié)雙極晶體管）體系結(jié)構(gòu)，為向成本低廉的高性能RF-CMOS平臺(tái)發(fā)展鋪開(kāi)了道路。 只要給核心CMOS增加四個(gè)掩膜，即可制造出新的器件，創(chuàng)新的分離式發(fā)射極布局可以最大限度地降低全注入集電極的電阻率。

除在2005 IEDM大會(huì)上宣讀多份論文外，ST的MEMS事業(yè)部總監(jiān)Benedetto Vigna還應(yīng)邀做一個(gè)公開(kāi)的“大會(huì)演講”，向與會(huì)者介紹ST公司的MEMS技術(shù)、產(chǎn)品及應(yīng)用。 ST的專家還應(yīng)邀參加以非易失性存儲(chǔ)器及半導(dǎo)體研發(fā)為主題的專家討論組。

 
微機(jī)電系統(tǒng) (MEMS) 器件正在進(jìn)入汽車(chē)、工業(yè)、計(jì)算機(jī)和消費(fèi)市場(chǎng)，市場(chǎng)應(yīng)用范圍越來(lái)越廣。 ST位于微機(jī)電系統(tǒng)技術(shù)研究和產(chǎn)業(yè)化的前沿，在大會(huì)演講中，ST發(fā)現(xiàn)無(wú)線傳感器網(wǎng)絡(luò)、智能藥丸、片上實(shí)驗(yàn)室等新市場(chǎng)和應(yīng)用都將會(huì)受益于這些尺寸小、功耗低、成本低廉的片上微加工機(jī)械結(jié)構(gòu)。 

作為下一代非易失性存儲(chǔ)器的主要替代產(chǎn)品，相變存儲(chǔ)器（PCM）技術(shù)越來(lái)越引人注意。 ST位于意大利Agrate的研究中心與米蘭理工學(xué)院合創(chuàng)的兩篇論文論述了組成PCM單元的無(wú)定形硫族化物材料機(jī)械結(jié)構(gòu)，并解釋了恢復(fù)動(dòng)力特性和結(jié)晶對(duì)數(shù)據(jù)保存能力的影響。

另外兩篇論文論述的是有關(guān)非易失性存儲(chǔ)器結(jié)構(gòu)的縮減和可靠性的重要內(nèi)容。 第一篇是ST與研究伙伴米蘭理工學(xué)院共同撰寫(xiě)的，這篇論文討論了一個(gè)新的如何檢測(cè)應(yīng)力在氧化硅上引起缺陷的實(shí)驗(yàn)方法，第二篇論文是ST與CEA-LETI、比薩大學(xué)和CNRSA合創(chuàng)的，這篇論文論述了一項(xiàng)有關(guān)離散陷阱非易失性存儲(chǔ)器在數(shù)據(jù)保存期間的電氣特性以及其對(duì)單元縮小的影響。  

ST Crolles聯(lián)盟CEA-LETI 和其它研究伙伴將發(fā)布一篇如何針對(duì)高性能雙通道CMOS制造超短通道的應(yīng)變鍺pMOSFET的論文。 實(shí)驗(yàn)結(jié)果證明，利用很薄的高介電系數(shù)的柵極電介質(zhì)可以將空穴遷移率提高到空前水平。這一結(jié)果是通過(guò)優(yōu)化應(yīng)變硅鍺異質(zhì)型結(jié)構(gòu)實(shí)現(xiàn)的。

一篇有關(guān)硅CMOS和MEMS技術(shù)融合應(yīng)用的論文將懸浮柵MOSFET描述成集成電流開(kāi)關(guān)的備選體系結(jié)構(gòu)，因?yàn)檫@種結(jié)構(gòu)具有創(chuàng)記錄的亞閾值斜率（2mV/decade）和超低的柵漏電流。

ST還將聯(lián)合飛利浦和飛思卡爾在IEDM 2005大會(huì)上介紹Crolles2聯(lián)盟的合作研究團(tuán)隊(duì)所取得的最新成果。 這些成果包括第一個(gè)運(yùn)行SRAM單元，這個(gè)單元采用先進(jìn)的工業(yè)用CMOS技術(shù)制造的 NiSi 全硅化(TOSI) 柵極;增強(qiáng)型“溝道第一硬掩膜”(TFHM)的后端體系結(jié)構(gòu)，該項(xiàng)技術(shù)用于在65 nm以下技術(shù)節(jié)點(diǎn)上集成先進(jìn)的低電介系數(shù)的電介質(zhì)膜；論證在基于Hf的材料中T>475