新聞中心

EEPW首頁 > 消費電子 > 業(yè)界動態(tài) > 2006年度聚焦:創(chuàng)新連動

2006年度聚焦:創(chuàng)新連動

——
作者: 時間:2006-01-17 來源: 收藏
      短短幾年前,超過半數(shù)的半導(dǎo)體消費還歸功于企業(yè)用戶,而如今,大眾消費者已經(jīng)成為半導(dǎo)體消費增長的主要推動力。從手機到電視,從計算機到汽車,當前消費者在半導(dǎo)體領(lǐng)域的需求占主導(dǎo)地位,市場競爭也比以往任何時候都更為激烈。競爭中成敗與否取決于能否推出獨樹一幟的產(chǎn)品,而價格則是最重要的決定性因素。對系統(tǒng)制造商而言,這意味著必須展開激烈的市場“拼殺”,而且產(chǎn)品的生命周期短得讓人頭疼。還沒等你顧得上計算賺了多少錢,新的競爭對手已經(jīng)從背后偷襲了,往往會推出更新、更好、更廉價的產(chǎn)品。 
       此外,市場細分進一步明顯,過去的大規(guī)模市場被細分為更為狹窄的市場領(lǐng)域,只有提供具有各種不同特性、功能和地域特征的產(chǎn)品才能充分滿足客戶的特定需求。例如,全年手機市場的銷量達數(shù)億部,不過整個市場包括各種不同的空間接口,設(shè)備類型也多種多樣,有的帶拍照功能,有的帶 MP3 和 PDA 功能,而有的則不帶等等。那么,這對半導(dǎo)體產(chǎn)業(yè)有什么影響呢? 

       這些市場動態(tài)使半導(dǎo)體產(chǎn)業(yè)發(fā)生了重大變化。各種時間壓力,包括上市時間壓力,競爭時間壓力以及盈利時間壓力都要求系統(tǒng)設(shè)計人員和芯片廠商在業(yè)務(wù)模式中更富創(chuàng)造力。例如,隨著工藝技術(shù)進入 65 納米階段,代工廠應(yīng)與芯片合作伙伴更密切地合作,建立起獨特的協(xié)作模式。隨著研發(fā)資金日益緊張,投資回報的預(yù)期也越來越難以實現(xiàn),上述協(xié)作模式就變得至關(guān)重要。Altera 與臺積電已根據(jù)這種協(xié)作模式開展了長期而成功的高效合作,目前已成為業(yè)界標準。 

       隨著工藝技術(shù)的進一步微型化,芯片開發(fā)的成本不斷提高,這使得新進入市場的公司數(shù)量減少,也使傳統(tǒng)技術(shù)優(yōu)勢不再。ASIC 和 ASSP 受到很大的壓力。因此,諸如可編程邏輯器件 (PLD) 和結(jié)構(gòu)化 ASIC 等更靈活的解決方案正進入主流市場。可編程邏輯器件的密度和性能不斷提高,同時單位邏輯元件的價格也不斷降低,每年降幅約為20%。摩爾定律對可編程邏輯在經(jīng)濟上和技術(shù)上都適用,數(shù)字說明了一切:從2001 年至今,Altera 出貨的邏輯元件增長了 7 倍。同時,ASIC 設(shè)計則從原先的 10,000 級減至約 1,000 級。 

       目前的 PLD 與最初的可再編程邏輯器件EP300(Altera 于 20 多年前發(fā)明了該器件)大不相同。過去的 PLD 僅是一種原型平臺,而目前的 PLD 則具備多得多的功能。然而,該發(fā)明最初的基本功能和價值主張卻仍未改變,那就是幫助工程師快速向市場推出新的理念與新的產(chǎn)品。多年來,可編程市場發(fā)生了怎樣的變化?我們又將如何應(yīng)對這一市場動態(tài)? 

       目前的可編程市場產(chǎn)品種類多種多樣,從適合簡單粘貼邏輯型應(yīng)用的低密度、低成本 CPLD 直至 FPGA,其中包括的邏輯元件從 2,000 到 180,000 個不等,價格從不足 2 美元到 1,000 美元不等。EP300 發(fā)展為今天的低密度、低成本 CPLD,我們將這種可再編程器件的基本架構(gòu)稱為“宏單元”。目前的最新型 CPLD 借鑒了FPGA 架構(gòu)的特性,采用 4 輸入 LUT 架構(gòu)。隨著設(shè)計工程師將把 CPLD 設(shè)計推進到一個新的高度,CPLD 和 FPGA 之間的界線在年以后還將繼續(xù)模糊。在當前的 FPGA 領(lǐng)域中,已經(jīng)出現(xiàn)了價格不足 2 美元的真正低成本 FPGA,能夠根據(jù)需要幫助您完成從產(chǎn)品原型直至制造的全部工作。大多數(shù)平板顯示器制造商正大規(guī)模采用這些低成本 FPGA。對于許多消費類電子和其他大規(guī)模生產(chǎn)的制造商而言,低成本 FPGA 至關(guān)重要,為他們在白熱化的市場競爭中贏得優(yōu)勢發(fā)揮了重要作用。放眼未來,我們預(yù)計邏輯器件的出貨量將進一步增長,這主要是由數(shù)量眾多的、各種應(yīng)用中的低成本 FPGA 所帶動的。此前從未采用可編程邏輯的應(yīng)用也將逐漸開始采用 FPGA 和 CPLD。 

       高密度 FPGA 與 ASIC 的密度和性能類似,一直以來都是出色的原型平臺,今后也仍將繼續(xù)如此。在信息產(chǎn)業(yè)泡沫期間,制造商粗枝大葉,毫不顧及成本,大規(guī)模制造高密度 FPGA,力圖率先進入市場。不過現(xiàn)在情形又有了新的轉(zhuǎn)變:您可利用這些大型設(shè)計原型投入量產(chǎn),然后再快速無縫移植為 HardCopy結(jié)構(gòu)化 ASIC,讓您高枕無憂的同時還會大幅節(jié)約成本。我們預(yù)計,F(xiàn)PGA 向結(jié)構(gòu)化 ASIC 技術(shù)的轉(zhuǎn)化將成為業(yè)界適用于大批量制造的標準原型平臺。系統(tǒng)制造商將越來越多地用這種方法來降低總體擁有成本,把更多的精力和工程設(shè)計資源集中在價值更高、收益更好的項目上。 

       在開創(chuàng)有關(guān)進入市場和降低整體成本的新方式方面,發(fā)揮領(lǐng)導(dǎo)作用的仍是半導(dǎo)體公司。一家頗具規(guī)模的 ASSP 公司需要進一步擴大產(chǎn)品范圍,并早于競爭對手向市場推出新芯片。他們是如何做到的呢?他們并非從頭開始構(gòu)建全新的 ASIC,而是將 FPGA 開發(fā)電路板提交給眾多客戶,讓他們指出所需的“必備”特性與功能。公司在了解到各方需求后再設(shè)計出 FPGA 超集,然后再將其移植為 HardCopy 結(jié)構(gòu)化 ASIC 以實現(xiàn)批量生產(chǎn)。ASSP 公司先于競爭對手向市場推出新的芯片,并以全面的特性集充分滿足多家客戶的需求。這既是:(創(chuàng)新成果源于創(chuàng)新的方法)。


關(guān)鍵詞: 2006 創(chuàng)新連動 聚焦

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉