多功能數(shù)據(jù)采集處理系統(tǒng)實(shí)現(xiàn)

　　DSP總線接口設(shè)計(jì)

　　ADSP TS201外部總線支持多種不同的協(xié)議，并且可以通過編程進(jìn)行配置。外部總線接口支持流水線協(xié)議，SDRAM協(xié)議和慢速設(shè)備協(xié)議。TS201可以采用流水線協(xié)議訪問存儲系統(tǒng)。另外TS201有片上的SDRAM控制器，支持與SDRAM的無縫連接。本設(shè)計(jì)中總線上的外設(shè)分別為SDRAM以及DSP加載程序的FLASH存儲器。

　　TS201處理器的SDRAM接口，支持1024、512、256字的頁面長度，通過對SDRCON 寄存器的編程可實(shí)現(xiàn)頁面長度的選擇。同時(shí)SDRAM占用TS201的外部存儲空間地址，通過/MSSD3～0來確定SDRAM的地址空間范圍。本設(shè)計(jì)選用的SDRAM型號為K4S511632M，頁面長度為512字，將四片SDRAM拼接成64位的總線寬度，實(shí)現(xiàn)與TS201的無縫接口的256MB存儲空間。

　　DSP進(jìn)行運(yùn)算除了其外部存儲器外，還需要對其自身進(jìn)行程序加載的BOOT FLASH。本設(shè)計(jì)中使用AT49BV321，設(shè)計(jì)中FLASH的CE信號需要使用DSP的BMS和MS0 相與后給入，這樣才能保證可以通過DSP的外總線給FLASH進(jìn)行在線編程。

　　系統(tǒng)應(yīng)用

　　本文設(shè)計(jì)的高速數(shù)據(jù)采集與處理系統(tǒng)，借助上面介紹的硬件平臺，可以完成通用的數(shù)據(jù)采集與處理，其中關(guān)鍵的問題就是后續(xù)的處理系統(tǒng)設(shè)計(jì)，即后續(xù)的信號處理系統(tǒng)完成的算法與功能。針對輸入信號的不同以及高速數(shù)據(jù)采集與處理系統(tǒng)的用途，后續(xù)的信號處理算法也具有多樣性。

　　數(shù)字下變頻

　　對于接收通道送來的中頻信號，由于本系統(tǒng)采用了105Msps的采樣率，故可以直接采樣后進(jìn)行下變頻處理，如圖3所示。數(shù)字下變頻器的組成包括數(shù)字混頻器、數(shù)字控制振蕩器和低通濾波器，全部可以在FPGA中實(shí)現(xiàn)，因?yàn)橥ㄟ^軟件進(jìn)行運(yùn)算，乘法器和低通濾波器可以做到完全一致，解決了I、Q通道幅度不平衡的問題，數(shù)字下變頻器的控制和修改也更加容易。

　　脈壓

　　在雷達(dá)回波信號處理中，通常利用線性調(diào)頻信號脈沖壓縮技術(shù)來獲得高的距離分辨率，它可以在保證雷達(dá)作用距離的情況下提高雷達(dá)的距離分辨率。數(shù)字脈沖壓縮就是利用數(shù)字信號處理的方法來實(shí)現(xiàn)雷達(dá)信號的脈沖壓縮，分為時(shí)域和頻域兩種實(shí)現(xiàn)方式。一般而言，對于小時(shí)寬帶寬積信號，用時(shí)域脈壓較好，可以用專用的FIR濾波器或FPGA設(shè)計(jì)實(shí)現(xiàn);但對于大時(shí)寬帶寬積信號，用頻域脈壓較好，一般采用FFT方法在頻域?qū)崿F(xiàn)。由于DSP芯片具有很強(qiáng)的數(shù)據(jù)處理能力，完全能夠滿足雷達(dá)脈沖壓縮信號處理實(shí)時(shí)性的需求。

　　動目標(biāo)檢測(MTD)

　　MTD是根據(jù)最佳濾波器理論發(fā)展起來的一種雷達(dá)信號處理技術(shù)。MTD濾波器是一組相鄰且部分重疊的窄帶濾波器組，覆蓋整個(gè)重復(fù)頻率的范圍。由于固定雜波和運(yùn)動目標(biāo)回波的多譜勒頻移不相同，利用多譜勒濾波器濾去固定雜波而取出運(yùn)動目標(biāo)的回波，就可以大大改善在雜波背景下檢測運(yùn)動目標(biāo)的能力。采用加權(quán)法的每個(gè)濾波器具有較低的副瓣，可以抑制運(yùn)動雜波，還有在零頻附近的深凹口抑制固定雜波，具有較好的雜波抑制性能。MTD利用DSP內(nèi)部的FFT運(yùn)算實(shí)現(xiàn)相參積累，不但提高了系統(tǒng)輸出的信噪比，還增強(qiáng)了雷達(dá)在各種雜波以及干擾條件下的目標(biāo)檢測能力。

　　上面舉了一些應(yīng)用方面的例子，諸如MTI、CFAR、積累、求模以及目標(biāo)錄取之類的應(yīng)用，在本系統(tǒng)中也可以輕松地實(shí)現(xiàn)。

　　結(jié)語

　　本文提出了一種基于FPGA和DSP的高速數(shù)據(jù)采集處理系統(tǒng)設(shè)計(jì)方案。該設(shè)計(jì)具有一定的通用性和可擴(kuò)展性，F(xiàn)PGA可完成高速數(shù)據(jù)的存儲與相應(yīng)的數(shù)據(jù)預(yù)處理，為DSP分擔(dān)部分信號處理工作，且硬件實(shí)現(xiàn)速度快于DSP的數(shù)據(jù)處理;采用浮點(diǎn)DSP進(jìn)行后續(xù)處理，提高了數(shù)據(jù)處理精度。該高速數(shù)據(jù)采集處理系統(tǒng)可以通過修改FPGA內(nèi)部程序來實(shí)現(xiàn)其它功能擴(kuò)展，并利用后續(xù)DSP的強(qiáng)大實(shí)時(shí)處理能力，完成更為復(fù)雜的數(shù)字信號處理，因此在工程應(yīng)用上具有較強(qiáng)的通用性。

　　參考文獻(xiàn)

　　[1] 劉書明,蘇濤, 羅軍輝.TigerSHARC DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京:電子工業(yè)出版社,2004

　　[2] 　AD 公司TigerSHARC DSP 系列數(shù)據(jù)手冊- ADSP2TS201S 部分

　　[3] 　吳繼華,王誠. Altera FPGA/ CPLD 設(shè)計(jì)[M] . 北京:人民郵電出版社,2005 :53 - 88

　　[4] 　廖日坤. CPLD/ FPGA 嵌入式應(yīng)用開發(fā)技術(shù)白金手冊[M] . 北京:中國電力出版社,2005 :18 - 46

　　[5] 蘇濤,吳順君,廖曉群. 高性能數(shù)字信號處理器與高速實(shí)時(shí)信號處理[M] . 西安:西安電子科技大學(xué)出版社,2002

　　[6] 楊小牛, 樓才義, 徐建良. 軟件無線電原理與應(yīng)用[M] . 北京:電子工業(yè)出版社, 2001