ST NAND閃存數(shù)據(jù)吞吐量創(chuàng)造世界記錄

單片多級(jí)單元NAND閃存內(nèi)嵌功能強(qiáng)大的5位糾錯(cuò)機(jī)制降低下傳時(shí)間50%


意法半導(dǎo)體公布了數(shù)據(jù)吞吐量創(chuàng)世界記錄的4Gigabit NAND閃存的技術(shù)細(xì)節(jié)，ST新閃存芯片的數(shù)據(jù)吞吐量高達(dá)36MB/s, 比今天市場(chǎng)上的最好成績(jī)還高大約50%。  新芯片內(nèi)嵌一個(gè)功能強(qiáng)大的糾錯(cuò)處理器，每頁(yè)可以改正最多五個(gè)錯(cuò)誤，為高度可靠性和高速數(shù)據(jù)傳輸提供了保證，同時(shí)還簡(jiǎn)化了存儲(chǔ)系統(tǒng)的設(shè)計(jì)，在舊金山國(guó)際固態(tài)電路大會(huì)(ISSCC) 上，意法半導(dǎo)體和韓國(guó)現(xiàn)代海力士（Hynix）的研究人員合創(chuàng)的論文將對(duì)新芯片給予詳細(xì)介紹。

高密度NAND閃存是新興的便攜海量存儲(chǔ)設(shè)備如USB密鑰和MP3播放器的關(guān)鍵組件。 這個(gè)市場(chǎng)的特點(diǎn)是存儲(chǔ)容量越高越好，每位成本越低越好，這種需求正在日益提高。 因每個(gè)存儲(chǔ)單元可以存放兩位或多位數(shù)據(jù)，多級(jí)單元閃存 (MLC)技術(shù)在密度和成本方面比單位單元（SBC）NAND閃存技術(shù)占有明顯優(yōu)勢(shì)，但是在數(shù)據(jù)保存和擦寫(xiě)循環(huán)性能方面占劣勢(shì)。 因此，MLC NAND閃存通常需要更復(fù)雜的糾錯(cuò)碼（ECC）電路，SBC和MLC NAND閃存現(xiàn)行的糾錯(cuò)方法都是通過(guò)系統(tǒng)處理器執(zhí)行糾錯(cuò)算法。不過(guò)，在這些應(yīng)用中，執(zhí)行系統(tǒng)處理器功能的處理器通常沒(méi)有專用的模數(shù)指令來(lái)更好地執(zhí)行這些算法，結(jié)果導(dǎo)致閃存的吞吐量通常只有幾兆字節(jié)/秒。

ST的閃存芯片采用一種完全不同的解決方法：在芯片上嵌入一個(gè)復(fù)雜的糾錯(cuò)代碼(ECC)處理器。這個(gè)專用的處理器執(zhí)行高效的著名的糾錯(cuò)技術(shù)BCH (Bose-Chaudhuri-Hocquenghem) ，BCH算法被廣泛用于WLAN以及其它的需要可靠地檢測(cè)糾正多個(gè)數(shù)據(jù)傳輸錯(cuò)誤的應(yīng)用場(chǎng)合。 此外，嵌入式ECC處理器采用一個(gè)創(chuàng)新的體系結(jié)構(gòu)，針對(duì)面向字節(jié)的串行讀取存儲(chǔ)應(yīng)用（如MPC3播放器和USB密鑰）優(yōu)化了ECC的計(jì)算性能，最大限度地縮減了硅的占用面積、延遲時(shí)間和功耗。 結(jié)果，ST的新閃存芯片讀取速率達(dá)到了36MB/s, 遠(yuǎn)遠(yuǎn)高于市場(chǎng)以前報(bào)道的糾錯(cuò)前23MB的讀取速率。

“這項(xiàng)創(chuàng)新的突破技術(shù)將很快成為ST每位兩單元NAND閃存的開(kāi)發(fā)計(jì)劃的標(biāo)準(zhǔn)，” ST NAND閃存產(chǎn)品部總經(jīng)理Carla Golla表示,  “此外，我們預(yù)計(jì)這種方法會(huì)成為每單元兩位閃存的行業(yè)標(biāo)準(zhǔn)，目前這類產(chǎn)品正在擴(kuò)大在NAND閃存市場(chǎng)的占有率。這種方法實(shí)現(xiàn)了多級(jí)單元技術(shù)的優(yōu)勢(shì)，同時(shí)沒(méi)有犧牲系統(tǒng)讀取速率和可靠性。” 

這項(xiàng)技術(shù)是在意法半導(dǎo)體Agrate非易失性存儲(chǔ)器制造廠開(kāi)發(fā)的,新產(chǎn)品破了吞吐量的世界記錄，但沒(méi)有耗用過(guò)多的硅面積、功耗和延遲。 ECC電路占芯片面積僅1.3mm2,不到芯片總面積的1%，芯片平均耗電小于1mA。 糾錯(cuò)電路也分割成不同的功能模塊，以便在檢測(cè)到錯(cuò)誤時(shí)把糾錯(cuò)時(shí)間壓縮到最小。新產(chǎn)品配置兩個(gè)獨(dú)立的糾錯(cuò)模塊，一個(gè)用于糾正2-5個(gè)錯(cuò)誤，用時(shí)250µs，另一個(gè)用于糾正單一的錯(cuò)誤，用時(shí)僅 34µs。 因此，嵌入式ECC是硅面積與延遲兩個(gè)特性之間的一個(gè)優(yōu)化折中方案。