新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 使用NI VeriStand 2010創(chuàng)建分布式系統(tǒng)

使用NI VeriStand 2010創(chuàng)建分布式系統(tǒng)

—— 方便地創(chuàng)建分布式HIL、實(shí)時(shí)測(cè)試或是采用高效多目標(biāo)特性監(jiān)視系統(tǒng)
作者: 時(shí)間:2010-11-23 來源:電子產(chǎn)品世界 收藏

  在分布式計(jì)算機(jī)之間共享數(shù)據(jù)

本文引用地址:http://m.butianyuan.cn/article/114836.htm

  要讓如同單個(gè)系統(tǒng)一樣工作,必須在系統(tǒng)組件之間共享數(shù)據(jù)。這是讓不同部分可以一起工作的關(guān)鍵要素。通??梢允褂梅瓷鋬?nèi)存接口實(shí)現(xiàn)。

  反射內(nèi)存網(wǎng)絡(luò)是實(shí)時(shí)本地局域網(wǎng)(LAN),每個(gè)計(jì)算機(jī)總是擁有共享內(nèi)存集合的最新本地復(fù)本。這些專用網(wǎng)絡(luò)是為了提供高確定性的數(shù)據(jù)通信而專門設(shè)計(jì)的??梢蕴峁┒喾N分布式仿真和工業(yè)控制應(yīng)用所需的高級(jí)定時(shí)性能。反射內(nèi)存網(wǎng)絡(luò)獲益于通用數(shù)據(jù)網(wǎng)絡(luò),是不同需求推動(dòng)下產(chǎn)生的完全獨(dú)立的技術(shù),適用于要求確定性、簡(jiǎn)單實(shí)現(xiàn)和軟件負(fù)荷小的應(yīng)用程序1。

  反射內(nèi)存為 VeriStand提供了在多個(gè)目標(biāo)之間共享數(shù)據(jù)的能力,并且滿足了整個(gè)系統(tǒng)的性能與確定性需求。使用反射內(nèi)存,仿真模型可以分割在不同的目標(biāo)系統(tǒng)上同時(shí)執(zhí)行。輸入與輸出數(shù)值通過反射內(nèi)存在不同目標(biāo)系統(tǒng)上共享。GE Fanuc反射內(nèi)存板卡本地支持 VeriStand 2010。 VeriStand 2010的許多組件可以使用反射內(nèi)存無縫創(chuàng)建多目標(biāo)系統(tǒng)。

  此外,NI VeriStand 2010將數(shù)據(jù)在目標(biāo)之間自動(dòng)分步用于不同的用途。例如,您可以配置激勵(lì)(測(cè)試)檔案運(yùn)行在需要目標(biāo)B數(shù)據(jù)的目標(biāo)A上。NI VeriStand 2010在目標(biāo)之間自動(dòng)創(chuàng)建并激活鏈路獲取數(shù)據(jù)。這可以在無需用戶配置的情況下自動(dòng)完成。

  圖7顯示了包含反射內(nèi)存板卡的實(shí)例系統(tǒng)。

 

  同步

  在設(shè)計(jì)系統(tǒng)時(shí),考慮時(shí)序與同步的需求是十分重要的。如果分布式硬件不進(jìn)行同步,輸入和輸出的采樣將不同時(shí)發(fā)生。另外,隨著時(shí)間的推移,漂移會(huì)導(dǎo)致系統(tǒng)的一個(gè)組件比另一個(gè)組件得到更多采樣,盡管它們被配置為同樣的速率。如果仿真是您的目標(biāo),這將導(dǎo)致問題。例如,兩個(gè)襟翼仿真可能處于不同的時(shí)間狀態(tài)。另外,因?yàn)閿?shù)據(jù)并非來自相同的時(shí)間點(diǎn),數(shù)據(jù)記錄和分析將被破壞。

  同步基礎(chǔ)概要介紹了例如時(shí)鐘漂移和時(shí)鐘偏差的許多細(xì)節(jié)。

  的同步包括硬件同步和軟件同步。您可以選擇性地將整個(gè)系統(tǒng)與GPS或IRIG等外部時(shí)間參考進(jìn)行同步。

  硬件同步

  硬件同步意味著系統(tǒng)的每個(gè)硬件共享一個(gè)硬件參考時(shí)鐘,用于定時(shí)和開始I/O任務(wù)。系統(tǒng)中的每個(gè)硬件都利用相同的硬件參考時(shí)鐘生成其自己的時(shí)鐘,每個(gè)硬件都在相同的時(shí)間開始。

  常見的硬件定時(shí)和同步任務(wù)實(shí)例包含多個(gè)數(shù)據(jù)采集板卡的同步采樣,在更新數(shù)據(jù)采集模擬輸出同時(shí),更新現(xiàn)場(chǎng)可編程門陣列(FPGA)板卡數(shù)字輸出PWM的占空比,在數(shù)字萬(wàn)用表(DMM)與開關(guān)之間握手,波形發(fā)生器和數(shù)字化儀的鎖相,或者射頻(RF)下變頻器和中頻(IF)數(shù)字化儀的同步。

  您可以用NI PXI機(jī)箱創(chuàng)建NI VeriStand分布式系統(tǒng)。PXI(PCI eXtensions for Instrumentation,面向儀器系統(tǒng)的PCI擴(kuò)展)是基于PC的堅(jiān)固平臺(tái),提供了用于測(cè)量與自動(dòng)化系統(tǒng)的高性能低成本部署解決方案。PXI將外設(shè)組件互連標(biāo)準(zhǔn)(PCI)電子總線與堅(jiān)固的CompactPCI模塊化Eurocard機(jī)械封裝結(jié)合在一起,并增加了專用同步總線和關(guān)鍵軟件特性。

  機(jī)箱包含高性能PXI背板,其中包含PCI總線和定時(shí)與觸發(fā)總線。PXI模塊化儀器增加了10 MHz專用系統(tǒng)參考時(shí)鐘、PXI觸發(fā)總線、星型觸發(fā)總線和槽對(duì)槽局部總線,滿足了高級(jí)定時(shí)、同步與邊帶通信的需求,并且不損失任何PCI的優(yōu)點(diǎn)。

  在PXI機(jī)箱之間共享參考時(shí)鐘最簡(jiǎn)單的方法是使用機(jī)箱背部的CLK10 BNC接頭。幾乎所有的現(xiàn)代PXI機(jī)箱都有BNC端子。每個(gè)機(jī)箱有CLK10輸出接頭和CLK10輸入接頭。將機(jī)箱的CLK10輸出與另一個(gè)機(jī)箱的CLK10輸入相連,就可以確保使用相同的參考時(shí)鐘。

  要共享開始觸發(fā)器,推薦使用NI數(shù)據(jù)采集(DAQ)設(shè)備。一個(gè)機(jī)箱可以將觸發(fā)信號(hào)導(dǎo)出供一個(gè)或多個(gè)其他機(jī)箱作為開始信號(hào)使用。

  圖8 是硬件同步配置的例子。在這個(gè)配置中,NI PXI-1042主機(jī)箱利用BNC電纜將CLK10作為時(shí)鐘參考導(dǎo)出到N個(gè)其他PXI機(jī)箱。所有機(jī)箱均導(dǎo)入外部開始信號(hào)。您可以閱讀高級(jí)定時(shí)與同步系統(tǒng)設(shè)計(jì)了解多機(jī)箱同步的更多信息。



關(guān)鍵詞: NI 分布式系統(tǒng)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉