28納米FPGA: 降低功耗 提高帶寬

　　控制FPGA功耗最顯著的一項(xiàng)技術(shù)創(chuàng)新是使用可編程功耗技術(shù)。可編程功耗技術(shù)能夠降低靜態(tài)功耗，而且對設(shè)計(jì)性能不會有影響。通過改變晶體管的電氣特性，StratixVFPGA可編程功耗技術(shù)以高速邏輯和低功耗邏輯的最佳組合實(shí)現(xiàn)了性能與功耗的完美平衡。

　　Altera在降低功耗方面引入的另一創(chuàng)新是通用I/O模塊。StratixVFPGA提供豐富的I/O特性，在支持設(shè)計(jì)人員控制功耗的同時(shí)保持產(chǎn)品性能。

　　在改進(jìn)工藝和創(chuàng)新體系結(jié)構(gòu)的同時(shí)，Altera在QuartusII軟件的功耗優(yōu)化算法方面進(jìn)行了大量的投入。功耗驅(qū)動的編譯流程致力于降低設(shè)計(jì)的總功耗，它包括功耗驅(qū)動綜合和功耗驅(qū)動布局布線功能兩部分。設(shè)計(jì)工程師將時(shí)序約束簡單地設(shè)置為設(shè)計(jì)輸入過程的一部分，對設(shè)計(jì)進(jìn)行綜合，可滿足性能要求。QuartusII自動平衡每個(gè)模塊功能和性能需求，并通過功耗導(dǎo)向的布局布線及時(shí)鐘技術(shù)來降低總功耗。QuartusII軟件含有功耗優(yōu)化向?qū)Чδ?，它根?jù)當(dāng)前的工程設(shè)置，提供某些功耗優(yōu)化建議。功耗顧問為設(shè)計(jì)人員介紹功耗分析最佳策略，向設(shè)計(jì)人員提出功耗優(yōu)化建議，這樣，設(shè)計(jì)人員可以充分利用硬件和軟件功能來降低設(shè)計(jì)功耗。

　　Altera全面的解決方案幫助StratixV用戶獲得了很多優(yōu)勢，這是一款性能更好、功耗更低的FPGA，通過大量的硬核IP增強(qiáng)集成度，極大地提高了靈活性，StratixVFPGA是寬帶和低功耗高端應(yīng)用的理想器件。