Xilinx FPGA的Fast Startup

　　對(duì)于這種演示來(lái)說(shuō)，我們使用帶BPI的外置閃存作為配置接口。一旦初始高優(yōu)先級(jí)比特流配置完該處理器子系統(tǒng)，在BRAM外運(yùn)行的軟件將初始化TFT控制器，并將數(shù)據(jù)寫(xiě)入DDR內(nèi)存中的幀緩沖器。這樣就能確保啟動(dòng)時(shí)屏幕迅速顯示在TFT上面。之后，從BPI閃存中讀出第二個(gè)比特流，并配置低優(yōu)先級(jí)分區(qū)，這樣處理器子系統(tǒng)可以運(yùn)行其他應(yīng)用程序，如Web服務(wù)器。

　　為方便擴(kuò)展和清晰隔離兩個(gè)分區(qū)，我們使用了AXI至AXI橋接器。這也在最大程度上減少了穿過(guò)兩個(gè)設(shè)計(jì)分區(qū)邊界的網(wǎng)絡(luò)。低優(yōu)先級(jí)分區(qū)與高優(yōu)先級(jí)分區(qū)共享系統(tǒng)時(shí)鐘。

　　表1表示FPGA資源利用情況，表2表示傳統(tǒng)啟動(dòng)方法、僅有高優(yōu)先級(jí)分區(qū)壓縮比特流的啟動(dòng)方法[6]和Fast Startup配置方法的配置時(shí)間。每種方法都使用BPIx16配置接口，而采用的配置速率(這個(gè)選項(xiàng)決定了目標(biāo)配置時(shí)鐘頻率)為2 MHz和10 MHz。我們使用一臺(tái)示波器測(cè)量了該數(shù)據(jù)，捕獲了FPGA的“init”和“done”信號(hào)。 表2中“壓縮的”一欄表示僅有高優(yōu)先級(jí)分區(qū)的壓縮比特流。含有兩個(gè)分區(qū)的完整FPGA設(shè)計(jì)的壓縮比特流將達(dá)到3.1 Mbyte。

　　表2 – 測(cè)得的配置時(shí)間(Virtex-6視頻設(shè)計(jì))

　　SPARTAN-6汽車(chē)ECU設(shè)計(jì)

　　為了驗(yàn)證針對(duì)Spartan-6的Fast Startup方法，我們選擇了汽車(chē)領(lǐng)域的ECU應(yīng)用情形。每當(dāng)您在汽車(chē)電子控制單元中看到一個(gè)FPGA器件時(shí)，它一般都僅由ECU的主應(yīng)用處理單元使用(見(jiàn)圖5)。我們的目標(biāo)是實(shí)現(xiàn)一種將系統(tǒng)處理器放入FPGA中的設(shè)計(jì)。這樣我們就能避免對(duì)外置處理器的需要，從而降低整個(gè)系統(tǒng)的成本、復(fù)雜性、空間和功耗。

　　圖5 – 現(xiàn)代汽車(chē)ECU中的FPGA應(yīng)用，F(xiàn)PGA中集成了處理器(虛線)