關(guān) 閉

新聞中心

EEPW首頁 > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 工業(yè)網(wǎng)絡(luò)的精密時(shí)序

工業(yè)網(wǎng)絡(luò)的精密時(shí)序

作者:RajeshTrivedi 時(shí)間:2012-11-06 來源:控制工程網(wǎng) 收藏

  表1(下頁)列出了不同類型網(wǎng)絡(luò)的精度要求。辦公網(wǎng)絡(luò)(局域網(wǎng))僅需一到十毫秒的本地時(shí)鐘精度。毫秒級的時(shí)鐘精密度可以使用稱為網(wǎng)絡(luò)時(shí)序協(xié)議(NTP)的軟件協(xié)議很容易地實(shí)現(xiàn),該協(xié)議適用于操作系統(tǒng)(Windows和Linux)和局域網(wǎng),實(shí)現(xiàn)了辦公設(shè)備的互連。傳統(tǒng)的要求本地機(jī)器時(shí)鐘與參考時(shí)鐘(或主時(shí)鐘)相差不到0.1微秒。傳統(tǒng)的使用獨(dú)立的布線來分發(fā)參考時(shí)間并同步本地時(shí)鐘。新的數(shù)據(jù)密集型要求極具成本效益的網(wǎng)絡(luò)具有納秒級的時(shí)鐘精度。精密時(shí)序協(xié)議2.0版(PTP v2.0)設(shè)計(jì)用于為“盡力而為”型的網(wǎng)絡(luò)提供納秒級的時(shí)鐘精度。PTP v2.0通過盡可能地接近網(wǎng)絡(luò)接口,在硬件中實(shí)現(xiàn)時(shí)間戳和同步算法,從而實(shí)現(xiàn)納秒級的時(shí)鐘精度。

本文引用地址:http://m.butianyuan.cn/article/138564.htm

  表1:各種應(yīng)用所需的時(shí)鐘精度  

 

  精密時(shí)序協(xié)議2.0版(IEEE 1588 2.0版)

  精密時(shí)序協(xié)議(PTP)的目的是在不需要一個(gè)單獨(dú)且昂貴的時(shí)序網(wǎng)絡(luò)的情況下,同步機(jī)器上的本地時(shí)鐘。PTP是一個(gè)自下而上協(xié)作的協(xié)議,其中本地節(jié)點(diǎn)相互通信(通過消息交換)來發(fā)現(xiàn)它們中的主時(shí)鐘并且互相同步。由于PTP在數(shù)據(jù)網(wǎng)絡(luò)中工作,交換機(jī)、路由器和操作系統(tǒng)都有不同程度的延時(shí),它為“時(shí)序數(shù)據(jù)包”排列優(yōu)先級或創(chuàng)建特定的隊(duì)列,其中包含同步的信息。為了消除操作系統(tǒng)和服務(wù)器引入的延遲,協(xié)議處理在硬件(FPGA或ASSP)中實(shí)現(xiàn),并對時(shí)序數(shù)據(jù)包使用硬件時(shí)間戳。

  精密時(shí)序協(xié)議的特性是使用協(xié)作的消息交換算法,從時(shí)鐘計(jì)算與主時(shí)鐘之間的“時(shí)間偏移”和“傳輸延遲”。圖4說明了PTP的消息流,以確定“時(shí)鐘偏移”和“傳輸延遲”。由于每個(gè)從時(shí)鐘都要計(jì)算兩個(gè)變量——偏移和延遲——主從時(shí)鐘需要交換兩組消息。首先,主時(shí)鐘定時(shí)地(通常每秒一次)向所有從時(shí)鐘廣播時(shí)間同步數(shù)據(jù)包。其次,每個(gè)從時(shí)鐘向主時(shí)鐘發(fā)送“延遲請求”消息以確定“傳輸延遲”。兩組消息交換得到兩個(gè)線性方程,從而確定“從時(shí)鐘偏移”和“傳輸延遲”?! ?/p>


圖4:確定主從時(shí)鐘之間偏移的機(jī)制

  FPGA實(shí)現(xiàn)

  實(shí)現(xiàn)精密時(shí)序協(xié)議要求在數(shù)據(jù)包一到達(dá)網(wǎng)絡(luò)接口卡(NIC)時(shí)就進(jìn)行捕捉并標(biāo)記時(shí)間戳。納秒級精度的分布式時(shí)鐘也需要在硬件中以最小變化執(zhí)行各種同步步驟。帶有SERDES功能的現(xiàn)場可編程門陣列(FPGA)器件,如LatticeECP3FPGA器件提供了眾多的優(yōu)勢,實(shí)現(xiàn)更接近網(wǎng)絡(luò)接口的精密時(shí)序協(xié)議:

  1.高速串行接口(SERDES),迅速捕捉時(shí)序數(shù)據(jù)包;
  2.靈活和準(zhǔn)確的時(shí)鐘電路(PLL);
  3.精度可以根據(jù)系統(tǒng)要求進(jìn)行調(diào)整;
  4.用于存儲(chǔ)時(shí)序數(shù)據(jù)包的FIFO隊(duì)列,可以在FPGA結(jié)構(gòu)中靠近高速I/O模塊處實(shí)現(xiàn);
  5.FPGA中的嵌入式硬件或軟件處理器,也可以用于實(shí)現(xiàn)精密時(shí)序協(xié)議;
  6.不占用主CPU的外部PTP處理功能;
  7.不斷發(fā)展的精密時(shí)序協(xié)議可以在靈活的FPGA平臺上實(shí)現(xiàn)輕松升級。

  總結(jié)

  工業(yè)環(huán)境中主流網(wǎng)絡(luò)的迅速普及需要使用精密時(shí)序技術(shù)來同步機(jī)器和機(jī)器人。精密時(shí)序協(xié)議(IEEE1588)提供了從亞微秒到納米秒級的同步精度。PTP的軟件實(shí)現(xiàn)提供了亞微秒級以上的精度。時(shí)間戳和同步算法(PTP V2.0)的硬件實(shí)現(xiàn)可提供高達(dá)納秒級的精度。隨著通信數(shù)據(jù)傳輸速率的增加,所需的時(shí)序精度呈指數(shù)增長。PTP v2.0能夠滿足最先進(jìn)的數(shù)控機(jī)床的嚴(yán)格時(shí)序要求。


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉