基于微處理器的嵌入式配置模式

圖 3 使用微處理器的被動(dòng)并行異步配置電路

3 被動(dòng)并行異步配置

如同被動(dòng)串行配置一樣，被動(dòng)并行異步配置也包括三個(gè)階段：復(fù)位、配置和初始化。被動(dòng)并行異步配置電路圖如圖3所示。當(dāng)nSTATUS或者nCONFIG為低電平時(shí)，器件處于復(fù)位狀態(tài)。微處理器在nCONFIG管腳產(chǎn)生一個(gè)由低到高的跳變啟動(dòng)FPGA的配置。當(dāng)nCONFIG變高后，器件脫離復(fù)位狀態(tài)，并且釋放漏極開路的nSTATUS管腳，F(xiàn)PGA準(zhǔn)備接收配置數(shù)據(jù)，配置階段開始。在配置階段，微處理器FPGA當(dāng)作存儲(chǔ)器，進(jìn)行寫操作，即微處理器先使片選有效，然后把8比特?cái)?shù)據(jù)送到Data[0:7]管腳上，并配置管腳RDYnBSY到低電平，表示FPGA正忙于處理配置數(shù)據(jù)，微處理器可執(zhí)行其它功能。在RDYnBSY低電平期間，F(xiàn)PGA使用內(nèi)部振蕩器時(shí)鐘處理配置數(shù)據(jù)。當(dāng)FPGA準(zhǔn)備接收下一字節(jié)的配置數(shù)據(jù)時(shí)，它驅(qū)動(dòng)RDYnBSY到高電平。微處理器檢測到這一高電平，便送下一字節(jié)數(shù)據(jù)到配置管腳。為了節(jié)省一根用來檢測RDYnBSY的I/O線，可采用讀存儲(chǔ)器的方法讀FPGA，其中nRS為存儲(chǔ)器讀信號，在nRS有效期間，RDYnBSY信號被送到數(shù)據(jù)線D7上。也可以不檢測RDYnBSY，也不讀FPGA，簡單地等待延時(shí)tBUSY(max)+tRDY2WS+tW2SB之后就寫下一個(gè)配置數(shù)據(jù)字節(jié)。FPGA每處理一字節(jié)配置數(shù)據(jù)后，若發(fā)現(xiàn)錯(cuò)誤就會(huì)將nSTATUS拉低，暗示配置出錯(cuò)。微處理器可以檢測這一錯(cuò)誤，并重新進(jìn)行配置。如同被動(dòng)串行配置一樣，F(xiàn)PGA在正確接收所有配置數(shù)據(jù)后，將釋放CONF_DONE信號，于是該管腳被外部上拉電阻拉高，表示配置結(jié)束，初始化開始。

4 配置數(shù)據(jù)文件的生成

Altera的MAX+PLUS II或Quartus II開發(fā)工具可以生成多種格式的配置文件，用于不同配置方法。不同目標(biāo)器件，配置數(shù)據(jù)的大小不同。配置文件的大小一般由二進(jìn)制文件(擴(kuò)展名為.rbf)決定。Altera提供的軟件工具不自動(dòng)生成.rbf文件，需要按照下面的步驟生成：①在MAX+PLUS II編譯狀態(tài)，選擇文件菜單中的變換SRAM目標(biāo)文件命令;②在變換SRAM目標(biāo)文件對話框，指定要轉(zhuǎn)換的文件并且選擇輸出文件格式為.rbf(Sequential)，然后予以確定。