新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì)

256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì)

作者: 時(shí)間:2012-07-14 來源:網(wǎng)絡(luò) 收藏
1. 5 工作流程

本文引用地址:http://m.butianyuan.cn/article/148767.htm

   處理器是的核心部分,其工作流程為,在每個(gè)clk_fifo 時(shí)鐘周期下,從8 個(gè)FIFO 緩存中并行讀出8 個(gè)8 bit 像素?cái)?shù)據(jù),在時(shí)鐘clk_reg 上升沿到來時(shí), 16 位移位寄存器發(fā)生移位,它的輸出端接16 個(gè)8位數(shù)據(jù)裝載寄存器的片選端,這樣16 個(gè)8 位數(shù)據(jù)裝載寄存器逐個(gè)被選通,此時(shí)這些數(shù)據(jù)就可以載入到16 個(gè)8 位數(shù)據(jù)裝載寄存器中,這16 個(gè)8 位寄存器的輸出端接在144 位鎖存器的輸入端上。16 個(gè)時(shí)鐘clk_reg 上升沿過后, 16 個(gè)8 位數(shù)據(jù)裝載寄存器都將依次被裝載滿,此時(shí)數(shù)據(jù)鎖存信號(hào)Lock 到達(dá),將144 個(gè)數(shù)據(jù)鎖存到144 位數(shù)據(jù)鎖存器中,然后這些數(shù)據(jù)進(jìn)入到DA 轉(zhuǎn)換模塊,轉(zhuǎn)換成16 路模擬量,送至 屏,完成一個(gè)Block 數(shù)據(jù)的載入。

  在列掃描驅(qū)動(dòng)脈沖cpy 和cpby 的控制下,80 個(gè)Block 依次被選通,在每一Block 被選通期間,都將進(jìn)行一次144 個(gè)數(shù)據(jù)的移位寄存和鎖存,當(dāng)80 個(gè)Block都鎖存完之后,一行數(shù)據(jù)的載入也就完成了。當(dāng)?shù)谝恍械?0 個(gè)Block 數(shù)據(jù)完畢后,列掃描起始信號(hào)sty過來,又開始從第一列掃描,與此同時(shí),在行掃描驅(qū)動(dòng)脈沖cpx 和cpbx 的作用下,第二行像素被選通,所以,這時(shí)將進(jìn)行第二行的1 到80 個(gè)Block 的數(shù)據(jù)載入,以此類推,直到90 行數(shù)據(jù)都完畢之后,行掃描起始信號(hào)stx 到來,重新選通第一行,循環(huán)往復(fù),一幀幀地顯示數(shù)據(jù)。

  2 仿真結(jié)果

  選用Altera 公司Cyclone Ⅲ 系列芯片EP3C10E144C8 為目標(biāo)芯片,采用Verilog HDL 語言進(jìn)行,在GX - SOPC - EDA - EP3C10 - STARTER -EDK 開發(fā)板上進(jìn)行Modelsim 仿真,仿真結(jié)果如圖4 和圖5 所示。

  圖4 外圍驅(qū)動(dòng)時(shí)序仿真結(jié)果

  圖4 外圍驅(qū)動(dòng)時(shí)序仿真結(jié)果

  圖5 256灰度產(chǎn)生模擬仿真

  圖5 256灰度產(chǎn)生模擬仿真

  由圖4 仿真結(jié)果可以看出,80 組列掃描脈沖cpy和cpby 控制80 個(gè)Block, 80 個(gè)列掃描脈沖完畢后,列掃描起始信號(hào)sty 脈沖開始,繼續(xù)掃描下一行。90 行掃描完畢后, stx 到來重新選通第一行,依此循環(huán),符合的要求。

  由圖5 仿真結(jié)果可以看出,對(duì)于輸入的8 bit 像素?cái)?shù)據(jù),經(jīng)灰度產(chǎn)生模塊轉(zhuǎn)化為灰度數(shù)據(jù)。以第一個(gè)輸入數(shù)據(jù)8 hff 為例,每位的顯示時(shí)間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶2∶ 1,由其不同組合,從而實(shí)現(xiàn)了256 的功能。

  3 結(jié)束語

   芯片設(shè)計(jì)了分辨率為480 × RGB × 640的真 顯示屏的驅(qū)動(dòng)電路,在傳統(tǒng)的子場(chǎng)原理和脈寬調(diào)制占空比實(shí)現(xiàn)灰度的基礎(chǔ)上,對(duì)其進(jìn)行優(yōu)化,采用R、G、B 單基色像素分時(shí)顯示的方法,實(shí)現(xiàn)了256 功能。經(jīng)仿真和軟硬件協(xié)同仿真驗(yàn)證,實(shí)現(xiàn)了設(shè)計(jì)所要求滿足的功能。其256 實(shí)現(xiàn)方法簡(jiǎn)單靈活,降低了對(duì)FPGA 驅(qū)動(dòng)頻率的要求,對(duì)于在高刷率、高分辨率、高灰階顯示器件上的應(yīng)用,具有很高的實(shí)用價(jià)值。利用該電路系統(tǒng)可以實(shí)現(xiàn) 顯示的全實(shí)時(shí)動(dòng)態(tài)圖像的傳輸,為今后OLED 作為大尺寸顯示器提供了技術(shù)支持。


上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉