SoC系統(tǒng)中AHB／VCI Wrapper的設(shè)計(jì)及驗(yàn)證

(1)寄存器塊完成對(duì)AHB-target-Wrapper的配置和控制以及對(duì)其當(dāng)前工作狀態(tài)的反應(yīng)。
(2)AHB從設(shè)備讀寫(xiě)控制邏輯，具備AHB總線從設(shè)備的控制功能。
(3)地址／控制信息FIFO主要用來(lái)存放AHB傳送單元的地址／控制信息，以起到緩沖目的。
(4)寫(xiě)數(shù)據(jù)FIFO主要用來(lái)存放進(jìn)行寫(xiě)操作時(shí)的數(shù)據(jù)，以起到寫(xiě)數(shù)據(jù)緩沖目的。
(5)讀數(shù)據(jù)FIFO主要用來(lái)存放進(jìn)行讀預(yù)取操作時(shí)的數(shù)據(jù)，以起到讀數(shù)據(jù)預(yù)取目的。它也是一個(gè)雙端口的同步／異步可配置FIFO(一個(gè)寫(xiě)端口，一個(gè)讀端口)，當(dāng)AHB總線和VCI從動(dòng)方設(shè)備之間速率不匹配時(shí)工作在異步模式下，匹配時(shí)工作在同步模式下，同步／異步模式的切換可通過(guò)配置寄存器來(lái)實(shí)現(xiàn)。
(6)VCI主動(dòng)方引擎把符合AHB傳送協(xié)議的地址／控制信息轉(zhuǎn)換為符合BVCI標(biāo)準(zhǔn)的請(qǐng)求內(nèi)容信息，并按照BVCI請(qǐng)求握手協(xié)議把請(qǐng)求內(nèi)容信息驅(qū)動(dòng)到VC從動(dòng)方設(shè)備。
(7)VCI響應(yīng)處理機(jī)按照BVCI響應(yīng)握手協(xié)議接收由VCI從動(dòng)方設(shè)備返回的響應(yīng)內(nèi)容信息，并進(jìn)行相應(yīng)的處理。
(8)比較器用于讀預(yù)取操作情況，比較正在進(jìn)行的讀預(yù)取操作和AHB上新發(fā)來(lái)的讀操作是否為同一個(gè)讀交易。
(9)包計(jì)數(shù)器用來(lái)統(tǒng)計(jì)當(dāng)前VCI主動(dòng)方引擎發(fā)出的多個(gè)BVCI請(qǐng)求包中沒(méi)有被響應(yīng)的請(qǐng)求包個(gè)數(shù)，其主要目的是為VCI主動(dòng)方引擎提供有關(guān)當(dāng)前請(qǐng)求包是否正在被響應(yīng)的信息。
(10)同步裝置在兩個(gè)時(shí)鐘域的交叉處，即從HCLK到VCLK域和從VCLK到HCLK域的兩個(gè)數(shù)據(jù)流方向上，分別對(duì)內(nèi)部控制信號(hào)進(jìn)行同步。
(11)寫(xiě)數(shù)據(jù)路徑選擇復(fù)用器根據(jù)AHB的傳送單元大小、字節(jié)地址和地址大小端模式來(lái)選擇AHB寫(xiě)數(shù)據(jù)總線上相應(yīng)的字節(jié)通道并把它復(fù)制到?jīng)]選通的字節(jié)通道上。
(12)讀數(shù)據(jù)路徑選擇復(fù)用器根據(jù)BVCI響應(yīng)字節(jié)使能(按照一定的算法，由AHB讀交易的傳送單元大小、第一個(gè)傳送字節(jié)地址以及BVCI的地址模式自動(dòng)轉(zhuǎn)換生成)來(lái)選擇BVCI讀數(shù)據(jù)總線上相應(yīng)的字節(jié)通道并把它復(fù)制到?jīng)]選通的字節(jié)通道上。
(13)中斷邏輯當(dāng)內(nèi)部電路在執(zhí)行寫(xiě)操作過(guò)程中發(fā)生傳送錯(cuò)誤時(shí)，產(chǎn)生錯(cuò)誤中斷源，同時(shí)根據(jù)中斷屏蔽寄存器來(lái)決定相應(yīng)的中斷源是否開(kāi)放，根據(jù)中斷清除寄存器來(lái)清除相應(yīng)的中斷源。

2 AHB／VCI、Wrapper的硬件實(shí)現(xiàn)
本文分別給出了AHB-initiator-Wrapper和AHB-target-Wrapper的總體構(gòu)架，并對(duì)兩者內(nèi)部的各個(gè)功能模塊及控制部件的結(jié)構(gòu)設(shè)計(jì)進(jìn)行了詳細(xì)敘述，同時(shí)對(duì)兩者的可配置性也進(jìn)行了充分考慮。在本章最后，對(duì)AHB／VCI Wrapper進(jìn)行了RTL級(jí)Verilog硬件建模并進(jìn)行了初步的門(mén)級(jí)綜合及電路規(guī)模預(yù)估。