新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于DSP和CPLD的金屬磁記憶檢測儀設計

基于DSP和CPLD的金屬磁記憶檢測儀設計

作者: 時間:2012-05-09 來源:網絡 收藏

1.2 及相關外設通信
隨著芯片的工作時鐘越來越高,指令的執(zhí)行周期越來越短,而掛接在系統(tǒng)上的外設,如:按鍵、顯示屏、蜂鳴器等,速度各不相同,且均相對來說,速度較慢,DSP如果直接對這些片外模塊進行控制,將會帶來很大的時間開銷。在本系統(tǒng)中,DSP對外設的控制經常需要用到種類較多的門電路、譯碼電路、時序電路等,為了節(jié)約PCB板的面積,增加系統(tǒng)的靈活性、可靠性,采用實現(xiàn)DSP的外圍電路控制,能充分地利用中的資源,減少軟件編程的復雜度,提高DSP的執(zhí)行速度。這樣,DSP對每一個外設都分配一個地址,CPLD通過DSP傳過來的地址線、控制線和數據線來進行對相應外設的控制。對于按鍵類型的外設,當按鍵按下后,首先CPLD對按鍵進行消抖,CPLD得到按鍵值后,再通過中斷通知DSP,DSP再通過總線來讀取按鍵值。
TMS320F28335通過四位地址總線(XA[11:8])、數據總線(XD[11:0])、外部讀寫使能信號(RD、WR)、片選信號(CS)及I/O中斷信號與CPLD相連,由這些信號連線完成DSP對CPLD內的相關寄存器或I/O的讀寫操作。掛接在CPLD上的所有外設DSP都可以通過地址線XA[8:11]來分配一個對應的地址,當在DSP中執(zhí)行寫指令:*(0x0400)=0x001時,地址總線XA[11:8]=0100B,數據線XD[11:0]=0x001,同時控制線中CS、WR為低電平,RD為高電平,CPLD接收到總線電平后,進行地址鎖存、數據譯碼等操作,即可對相應地址上分配的外設進行控制。CPLD與DSP的連接關系如圖4所示。

本文引用地址:http://m.butianyuan.cn/article/149112.htm

c.jpg


1.3 TFT真彩液晶屏
液晶屏分辨率為272×480,尺寸為4.3英寸。顯示色彩為16位,RGB各占6位、5位、6位,采用3.3V電壓供電。CPLD上外掛一片16×256 kB的SRAM作為顯示屏的顯存,存儲一幀屏顯的數據。CPLD將DSP總線上傳來的數據,先存入顯存,然后再從顯存中讀取出來,配合液晶屏驅動時序,在液晶屏上將波形顯示出來。圖5為液晶控制圖。

d.jpg



評論


相關推薦

技術專區(qū)

關閉