新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 采用CPLD的水下沖擊波記錄儀的應(yīng)用設(shè)計

采用CPLD的水下沖擊波記錄儀的應(yīng)用設(shè)計

作者: 時間:2012-04-29 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/149165.htm

3.2 功耗低,集成度高
  
圖2中電源管理電路中的電源芯片主要包括MAX1658、MAX1659和MAX1616,它們的共同點就是都有一個SHDN輸入端,當(dāng)SHDN端為低電平時,無論電壓輸入端輸入多大電壓,輸出電壓均為0V,而只有當(dāng)SHDN端為高電平,輸入端接入合適電壓時,輸出端才能產(chǎn)生相應(yīng)的電壓值供系統(tǒng)正常工作。由于裝置最終工作在,需要電池供電,這就要求電路必須低功耗。
  
工作時共有5個狀態(tài):低功耗延時設(shè)置待上電狀態(tài)、低功耗待觸發(fā)狀態(tài)、數(shù)據(jù)記錄狀態(tài)、數(shù)據(jù)保持狀態(tài)、讀出數(shù)據(jù)狀態(tài)。狀態(tài)的轉(zhuǎn)換是在中心控制模塊的控制之下完成的。系統(tǒng)自帶了一個數(shù)據(jù)保持電源,因此不用時系統(tǒng)處于數(shù)據(jù)保持狀態(tài)。主控模塊上電以后,通過四路撥碼開關(guān)設(shè)置延時時間,延時時間到了之后其它模塊自動上電,處于待觸發(fā)狀態(tài),準備對數(shù)據(jù)進行采集。隨著觸發(fā)信號的到來,系統(tǒng)狀態(tài)被轉(zhuǎn)換至數(shù)據(jù)記錄狀態(tài),記錄完畢后,系統(tǒng)進入低功耗數(shù)據(jù)保持狀態(tài)等待被回收。取回裝置后,讀數(shù)時系統(tǒng)轉(zhuǎn)換為讀出數(shù)據(jù)狀態(tài),讀數(shù)結(jié)束后系統(tǒng)又處于數(shù)據(jù)保持狀態(tài),等待下一次記錄。這樣系統(tǒng)每記錄一次,其對應(yīng)的狀態(tài)就要循環(huán)一次。在系統(tǒng)工作的不同階段,我們可以通過內(nèi)部數(shù)字邏輯來控制各個電源芯片的SHDN輸入端,讓必須工作的芯片的SHDN輸入端置高,不需要工作的芯片的SHDN輸入端置低,從而實現(xiàn)了低功耗。
  
Xilinx器件的集成度范圍可達300~250000可用門,可以很容易地集成現(xiàn)有邏輯功能, 無論這些邏輯是由多個離散邏輯器件、多個PLD或是FPGA組成的,還是由幾個定制的器件組成的。在系統(tǒng)中,集成度提高意味著設(shè)備規(guī)模減小,元器件數(shù)量減小,而元器件數(shù)量減小就必然降低功耗,特別是嵌入式陣列塊(EAB)的使用,可以把存儲器集成到芯片中,特別有利于芯片上系統(tǒng)的,降低了系統(tǒng)的成本,設(shè)備功耗,而且能夠提高系統(tǒng)的性能和可靠性。
  
3.3 低成本,高可靠性
  
器件來進行電路, 可以大幅度地減少印制板的面積、焊點和接插件, 降低裝配和調(diào)試費用。大量的分立器件在進行印制板電裝時, 往往會發(fā)生由于虛焊或接觸不良而造成故障, 并且這種故障常常難以發(fā)現(xiàn), 給調(diào)試和維修帶來極大的困難。因此, CPLD 器件后, 由于集成度提高, 元器件數(shù)量減少, 印制板數(shù)量減少, 因而分機組合減少, 降低設(shè)備的綜合成本, 使得設(shè)備的可靠性大大提高。
  
4 設(shè)計過程
  
Xilinx公司的CPLD開發(fā)工具ISE,支持多種輸入方式,給設(shè)計開發(fā)提供了極大的方便,因此本系統(tǒng)ISE進行設(shè)計。它可以便捷地完成設(shè)計輸入、編輯、與校驗工具連接,設(shè)計人員可以使用標準的EDA設(shè)計輸入工具來建立邏輯設(shè)計,使用ISE編譯器對XCR3256器件進行編譯,其設(shè)計流程如圖3。
  
4.1 設(shè)計輸入
  
設(shè)計輸入方式有原理圖輸入,硬件描述(HDL)語言輸入,波形輸入等多種方式。電路的各個功能塊: 單向總線緩沖器的產(chǎn)生, A/D時鐘信號、寫信號及片選信號的產(chǎn)生,地址發(fā)生器的產(chǎn)生,讀、寫命令及數(shù)據(jù)的傳輸控制,對讀數(shù)時鐘的消抖等都是采用硬件描述語言(VHDL)來實現(xiàn)的,最后采用原理圖輸入把各個功能塊連接在一起。采用語言描述的優(yōu)點是效率較高, 結(jié)果也較容易仿真, 信號觀察較方便。
  
4.2 設(shè)計處理
  
分別在設(shè)計文件中讀取信息并產(chǎn)生編程文件和仿真文件及自動錯誤定位, 設(shè)計規(guī)則檢查以及各器件劃分,編譯器還能實現(xiàn)用戶指定的定時要求,例如:傳播延時(tPD),時鐘頻率(f osc)等。

  圖3 設(shè)計流程

  
4.3 設(shè)計仿真
  
當(dāng)設(shè)計完成后, 設(shè)計者可以通過仿真來驗證設(shè)計電路的特性是否和設(shè)計目的相一致, 這里是通過時序模擬來測試邏輯功能及器件最差情況下時間關(guān)系。通過仿真結(jié)果可以很直觀地觀察到結(jié)果是否符合設(shè)計要求。
  
4.4 器件編程
  
完成設(shè)計輸入和時序仿真操作后,最后一步就是對XCR3256器件進行編程,用計算機通過Xilinx專用編程電纜進行配置,編譯生成的配置文件經(jīng)計算機并行通信口接到Xilinx專用編程電纜上,再接到器件的編程接口,利用ISE開發(fā)系統(tǒng)提供的編程軟件即可對器件進行配置。這種方法的優(yōu)點是配置方便、迅速,便于修改。這非常有利于電路的調(diào)試, 電路調(diào)試時經(jīng)常需要對電路設(shè)計劃分來逐步調(diào)試。通過更改設(shè)計,可以對器件重新編程, 容易完成電路調(diào)試。
  
5 結(jié)束語
  
本文中介紹的主要用于測試爆炸時產(chǎn)生的的強弱, 采用CPLD器件進行設(shè)計,大大提高了系統(tǒng)設(shè)計的靈活性,提高了系統(tǒng)的可靠性和集成度,縮短了產(chǎn)品研制的周期,同時還可以降低設(shè)計成本,節(jié)省PCB板的面積和布線難度,提高了設(shè)備可靠性,得到了滿意的試驗結(jié)果。


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉