基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)
4 D/A 轉(zhuǎn)換器的連接
選擇一個(gè)D/A 轉(zhuǎn)換器,將數(shù)據(jù)選擇器的輸出與D/A 轉(zhuǎn)換器的輸入端連接。D/A 轉(zhuǎn)換器的可選范圍很寬,這里以常用的DAC0832 為例。DAC0832 的連接電路如圖6 所示。
圖6 DAC0832 的連接電路
5 實(shí)現(xiàn)與測(cè)試
信號(hào)發(fā)生器頂層電路的仿真波形如圖7 所示,這里只就輸入選擇信號(hào)等于5 時(shí)的情況進(jìn)行仿真,此時(shí)輸出波形是方波,輸出的數(shù)字信號(hào)為周期性的全0 或全1。
圖7 信號(hào)發(fā)生器頂層電路的仿真波形
信號(hào)發(fā)生器的底層電路模塊也可以分別進(jìn)行仿真,例如對(duì)階梯波信號(hào)產(chǎn)生模塊signal4 進(jìn)行仿真,仿真波形如圖8 所示,輸出的數(shù)字信號(hào)為階梯狀變化。
圖8 階梯波信號(hào)產(chǎn)生模塊signal4 的仿真波形
6 結(jié)束語
硬件電路設(shè)計(jì)主要是設(shè)計(jì)相關(guān)模塊的設(shè)計(jì)思想的可視化,是相關(guān)模塊的電路圖的匯總和其相關(guān)仿真波形的集錦,該部分條理清晰,思路明確,從中我們可以清晰地看到該設(shè)計(jì)方案的具體模塊和整個(gè)設(shè)計(jì)的原理結(jié)構(gòu)實(shí)圖;程序設(shè)計(jì)這一部分主要闡述該設(shè)計(jì)的設(shè)計(jì)方法與設(shè)計(jì)思想,進(jìn)一步從軟件設(shè)計(jì)上揭示設(shè)計(jì)構(gòu)思,主要包含了整個(gè)設(shè)計(jì)所用到的模塊的硬件描述語言的設(shè)計(jì), 本文設(shè)計(jì)思路清晰,通過QuartusII 軟件進(jìn)行波形仿真成功,特別是正弦信號(hào)發(fā)生器的LPM 定制對(duì)于編程不是特別強(qiáng)的人員提供另一種途徑來實(shí)現(xiàn),加深理解EDA 的層次設(shè)計(jì)思想,很好的把握住了教學(xué)的改革方向,更好的鍛煉了學(xué)生理論聯(lián)系實(shí)踐的能力。
評(píng)論