可擴(kuò)展動(dòng)態(tài)重配置的新型FPGA平臺(tái)設(shè)計(jì)

　　構(gòu)建硬件操作系統(tǒng)的主要原因出于性能和靈活性方面的考慮。該操作系統(tǒng)本可以采用純軟件或純硬件。由于每次調(diào)用操作系統(tǒng)原語都會(huì)涉及開銷，即線程等待時(shí)間，操作系統(tǒng)速度越快，浪費(fèi)的時(shí)間就越少。為了評(píng)估開銷，我們必須就硬件操作系統(tǒng)的時(shí)序和原始的軟件操作系統(tǒng) RTEMS 做一比較。

　　硬件本地運(yùn)行只需要數(shù)十個(gè)周期，而為了訪問共享存儲(chǔ)器，硬件全局運(yùn)行需要數(shù)百個(gè)周期。經(jīng)我們?cè)u(píng)估，與軟件操作系統(tǒng)的運(yùn)行結(jié)果相比，本地創(chuàng)建-刪除操作速度提高了 60 倍，其它操作速度也提高了約 50 倍。

　　硬件操作系統(tǒng)的資源使用(表 1)相差較大，這主要取決于激活的服務(wù)的數(shù)量及功能，比如我們?yōu)槊宽?xiàng)服務(wù)選擇對(duì)象(信號(hào)量、線程等)的數(shù)量。我們使用賽靈思 Virtex-5 FX100T 來實(shí)現(xiàn)系統(tǒng)。表中列出了硬件操作系統(tǒng)使用的資源。余下的資源可用于實(shí)現(xiàn)其它系統(tǒng)組件及硬件線程自身。

　　表1 硬件操作系統(tǒng) (Virtex-5 FX100) 的資源使用情況

　　對(duì)于網(wǎng)絡(luò)性能，在 DRAFT 連接 8 個(gè)32 位字寬、緩沖深度為 4 個(gè)字，頻率為100MHz 的組件的配置下，片上網(wǎng)絡(luò)可使每個(gè)連接的組件的最大數(shù)據(jù)速率高達(dá) 1,040Mbps。網(wǎng)絡(luò)的拓?fù)浜吐酚蓞f(xié)議保證不會(huì)出現(xiàn)爭用和擁堵現(xiàn)象。在兩個(gè)互連的組件間，至少一直保留著一條通信路徑。數(shù)據(jù)通過 DRAFT 的平均時(shí)延接近 45 個(gè)時(shí)鐘周期(450 納秒)，這符合許多應(yīng)用的要求。

　　5 結(jié)語

　　我們提議采用一種創(chuàng)新型的操作系統(tǒng)，可以在由多個(gè)處理器和動(dòng)態(tài)可重配置硬件 IP 模塊構(gòu)成的異構(gòu)多核架構(gòu)上提供基于多線程的同構(gòu)執(zhí)行模型。硬件操作系統(tǒng)負(fù)責(zé)管理硬件線程，一般用于線程創(chuàng)建和抑制，以及信息量和消息隊(duì)列服務(wù)。在通信方面，我們建議改進(jìn)用于數(shù)據(jù)交換的胖樹拓?fù)淦暇W(wǎng)絡(luò)、用于硬件線程管理的專用總線以及為實(shí)現(xiàn)操作系統(tǒng)間同步的通信層。