實現(xiàn)SOPC的嵌入式軟硬件協(xié)同設(shè)計平臺
加入技術(shù)交流群
1．2 軟硬件任務(wù)劃分和軟硬件接口
系統(tǒng)模型是對系統(tǒng)初步的粗粒度劃分。依據(jù)這個粗粒度的劃分，有助于第一次軟硬件任務(wù)分配。在進行軟硬件劃分時，需要將系統(tǒng)需求根據(jù)設(shè)計目標和設(shè)計約束，分解出硬件的功能需求和非功能需求，以及軟件的功能需求和非功能需求，并進一步細化硬件需求及軟件需求。
進行軟硬件劃分是協(xié)同設(shè)計的重心，劃分的合理與否，將直接影響到后續(xù)的設(shè)計與開發(fā)。設(shè)計者要從系統(tǒng)的角度，將軟硬件完成的功能作均衡，以想要達到的目標為設(shè)計標準。在系統(tǒng)的復(fù)雜度一定時，使軟硬件結(jié)合，達到更高的性能。軟硬件劃分好以后，軟件和硬件的設(shè)計一直是保持并行的，在設(shè)計過程中兩者交織在一起，互相支持，互相提供開發(fā)的平臺。
軟硬件的劃分不是簡單地將功能分解，在進行軟硬件任務(wù)分配時已經(jīng)在進行系統(tǒng)的架構(gòu)設(shè)計。其中，非常重要的部分是軟硬件的接口設(shè)計。嵌入式系統(tǒng)的軟硬件接口，從基本的寄存器到高級的系統(tǒng)接口都非常重要。在軟硬件任務(wù)分配時，主要考慮系統(tǒng)的軟件與硬件之間的接口，以及那些影響最終軟硬件集成、調(diào)試的軟硬件接口。
2 系統(tǒng)硬件設(shè)計
整個系統(tǒng)的設(shè)計可以分為兩個部分：第一部分是硬件平臺的設(shè)計，即可用以運行整個系統(tǒng)的硬件部分，包含了主芯片、外設(shè)芯片以及它們之間的互聯(lián)；第二部分是根據(jù)系統(tǒng)設(shè)計需求來定制硬件系統(tǒng)，即設(shè)計處理器軟核和相關(guān)外設(shè)的控制邏輯，完成系統(tǒng)的定制。第一部分的工作是后面工作的基礎(chǔ)。
本設(shè)計中的SOPC開發(fā)平臺系統(tǒng)結(jié)構(gòu)如圖2所示，開發(fā)板的PCB版圖設(shè)計利用Altium Designer工具完成。軟硬件接口設(shè)計的主要任務(wù)是基于基本指令集完成驅(qū)動程序的編寫工作。驅(qū)動程序是硬件組件與軟件組件之間的橋梁。軟硬件接口的另一個重要工作是進行硬件初始化。初始化代碼是處理器從復(fù)位狀態(tài)進入操作系統(tǒng)能夠運行的狀態(tài)，也就是在把控制權(quán)交給操作系統(tǒng)或應(yīng)用程序之前硬件和底層軟件(驅(qū)動)必須做的一些工作。本文引用地址：http://m.butianyuan.cn/article/150586.htm
下面詳細說明平臺中重要的電源電路、Flash接口電路、SDRAM接口電路設(shè)計，其他部分電路可參考相應(yīng)資料。
2．1 FPGA EP1C6Q
目前大部分Altera公司的FPGA均支持NiosIICPU，而Cyclone系列器件是當(dāng)前世界上成本最低的FPGA芯片之一，因此本設(shè)計中的核心芯片采用Cyclone EP1C6，具有9800個邏輯單元，92Kb的RAM資源，提供兩個全功能的鎖相環(huán)(PLL)。I／O接口185個，還支持LVDS、DDR等傳輸接口。它的配置使用最新型的AS配置方式，配置芯片是EPCS4(Flash結(jié)構(gòu)，4Mb)。
評論