設(shè)計(jì)DSP常見(jiàn)的問(wèn)題集

問(wèn)：設(shè)計(jì)DSP系統(tǒng)時(shí)，我用C6000系列。DSP引腳的要上拉，或者下拉的原則是怎樣的？我經(jīng)常在設(shè)計(jì)時(shí)為某一管腳是否要設(shè)置上/下拉電阻而猶豫不定。
答：C6000系列的輸入引腳內(nèi)部一般都有弱的上拉或者下拉電阻，一般不需要考慮外部加上
拉或者下拉電阻，特殊情況根據(jù)需要配置。
問(wèn)：我正在使用TMS320VC5402，通過(guò)HPI下載代碼，但C5402的內(nèi)部只提供16K字的存儲(chǔ)區(qū)，請(qǐng)問(wèn)我能通過(guò)HPI把代碼下載到它的外部擴(kuò)展存儲(chǔ)區(qū)運(yùn)行嗎？
答：不行，只能下載到片內(nèi)。
問(wèn)：電路中用到DSP，有時(shí)當(dāng)復(fù)位信號(hào)為低時(shí)，電壓也屬于正常范圍，但DSP加載程序不成功。電流也偏大，有時(shí)時(shí)鐘也有輸出。不知為什么？
答：復(fù)位時(shí)無(wú)法加載程序。
問(wèn)：DSP和單片機(jī)相連組成主從系統(tǒng)時(shí)，需要注意哪些問(wèn)題？
答：建議使用HPI接口，或者通過(guò)DPRAM連接。
問(wèn)：原來(lái)的DSP的程序需放在EPROM中，但EPROM的速度難以和DSP匹配?，F(xiàn)在是如何解決此問(wèn)題的？
答：用BootLoad方法解決。
問(wèn)：我在使用5402DSK時(shí)，一上電，不接MIC，只接耳機(jī)，不運(yùn)行任何程序，耳機(jī)中有比較明顯的一定頻率的噪聲出現(xiàn)。有時(shí)上電后沒(méi)有出現(xiàn)，但接MIC，運(yùn)行范例中的CODEC程序時(shí)，又會(huì)出現(xiàn)這種噪聲。上述情況通常都在DSK工作一段時(shí)間后自動(dòng)消失。我在DSP論壇上發(fā)現(xiàn)別人用DSK時(shí)也碰到過(guò)這種情況，我自己參照5402DSK做了一塊板，所用器件基本一樣，也是這現(xiàn)象，請(qǐng)問(wèn)怎么回事？如何解決？
答：開(kāi)始時(shí)沒(méi)有有效的程序代碼，所以上電后是隨機(jī)狀態(tài)，出現(xiàn)這種情況是正常的。
問(wèn)：我使用的是TMS320LF2407，但是仿真時(shí)不能保證每次都能GO MAIN。我想詳細(xì)咨詢(xún)一下，CMD文件的設(shè)置用法，還有VECTOR的定義。
答：可能看門(mén)狗有問(wèn)題，關(guān)掉看門(mén)狗。有關(guān)CMD文件配置請(qǐng)參考《匯編語(yǔ)言工具》第二章。
問(wèn)：我設(shè)計(jì)的TMS320VC5402板子在調(diào)試軟件時(shí)會(huì)經(jīng)常出現(xiàn)存儲(chǔ)器錯(cuò)誤報(bào)告，排除是映射的問(wèn)題，是不是板子不穩(wěn)定的因素？還是DSP工作不正常的問(wèn)題？如何判別？
答：你可以利用Memoryfill功能，填入一些數(shù)值，然后刷新一下，看是不是在變，如果是
在變化，則Memory 是有問(wèn)題。
問(wèn)：如何解決Flash編程的問(wèn)題:可不可以先用仿真器下載到外程序存儲(chǔ)RAM中，然后程序代碼將程序代碼自己從外程序存儲(chǔ)RAM寫(xiě)到F240的內(nèi)部Flash ROM中，如何寫(xiě)?
答：如果你用F240，你可以用下載TI做的工具。其它的可以這樣做。
問(wèn)：C5510芯片如何接入E1信號(hào)？在接入時(shí)有什么需要注意的地方？
答：通過(guò)McBSP同步串口接入。注意信號(hào)電平必須滿(mǎn)足要求。
問(wèn)：請(qǐng)問(wèn)如何通過(guò)仿真器把.HEX程序直接燒到FLASH中去?所用DSP為5402是否需要自己另外編寫(xiě)一個(gè)燒寫(xiě)程序， 如何實(shí)現(xiàn)?謝謝!!
答：直接寫(xiě).OUT。是DSP中寫(xiě)一段程序，把主程序?qū)懙紽LASH中。
問(wèn)：DSP的硬件設(shè)計(jì)和其他的電路板有什么不同的地方？
答：1.要考慮時(shí)序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求。
問(wèn)：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪個(gè)可以較方便地與VC33連接，完成10個(gè)模擬信號(hào)的AD轉(zhuǎn)換（要求16bit，1毫秒內(nèi)完成10個(gè)信號(hào)的采樣，當(dāng)然也要考慮價(jià)格）？
答：作選擇有下列幾點(diǎn)需要考慮1. 總的采樣率：1ms、10個(gè)通道，總采樣率為100K ，所有A/D均能滿(mǎn)足要求。2. A/D與VC33的接口類(lèi)型：并行、串行。前2種A/D為并行接口，后幾種均為串行接口。3. 接口電平的匹配。前2種A/D為5V電平，與VC33不能接口；后幾種均可為3.3V電平，可與VC33直接接口。
問(wèn)：DSP的電路板有時(shí)調(diào)試成功率低于50%，連接和底板均無(wú)問(wèn)題，如何解決？有時(shí)DSP同CPLD產(chǎn)生不明原因的沖突，如何避免？
答：看來(lái)你的硬件設(shè)計(jì)可能有問(wèn)題，不應(yīng)該這么小的成功率。我們的板的成功率為95%以上。
問(wèn)：我們的工程有兩人參與開(kāi)發(fā)，由于事先沒(méi)有考慮周全，一人使用的是助記符方式編寫(xiě)
匯編代碼，另一人使用的是代數(shù)符號(hào)方式編寫(xiě)匯編代碼，請(qǐng)問(wèn)CCS5000中這二種編寫(xiě)方式如何嵌在一起調(diào)試？
答：我沒(méi)有這樣用過(guò)，我想可以用下面的辦法解決：將一種方式的程序先單獨(dú)編譯為.obj
文件，在創(chuàng)建工程時(shí)，將這些.obj文件和另一種方式的程序一起加進(jìn)工程中，二者即可一
起編譯調(diào)試了。
問(wèn)：DSP數(shù)據(jù)緩沖，能否用SDRAM代替FIFO？
答：不行
問(wèn)：ADC或DAC和DSP相連接時(shí)，要注意什么問(wèn)題？比如匹配問(wèn)題，以保證A/D采樣穩(wěn)定或D/A碼不丟失。
答：1. 接口方式：并行／串行；2. 接口電平，必須保證二者一致。
問(wèn)：用F240經(jīng)常發(fā)生外部中斷丟失現(xiàn)象，甚至在實(shí)際環(huán)境中只有在程序剛開(kāi)始時(shí)能產(chǎn)生中
斷，幾分鐘后就不能產(chǎn)生中斷。有時(shí)只能采取查詢(xún)的方式，請(qǐng)問(wèn)有何有效的解決方法？改
為F2407是不是要好些？
答：應(yīng)該同DSP無(wú)關(guān)。建議你將中斷服務(wù)程序簡(jiǎn)化看一下。

四十九.時(shí)鐘電路選擇原則
1,系統(tǒng)中要求多個(gè)不同頻率的時(shí)鐘信號(hào)時(shí)，首選可編程時(shí)鐘芯片;
2,單一時(shí)鐘信號(hào)時(shí)，選擇晶體時(shí)鐘電路;
3,多個(gè)同頻時(shí)鐘信號(hào)時(shí)，選擇晶振;
4,盡量使用DSP片內(nèi)的PLL，降低片外時(shí)鐘頻率，提高系統(tǒng)的穩(wěn)定性;
5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內(nèi)無(wú)振蕩電路，不能用晶體時(shí)鐘電路;
6,VC5401、VC5402、VC5409和F281x等DSP時(shí)鐘信號(hào)的電平為1.8V，建議采用晶體時(shí)鐘電路

五十.C程序的代碼和數(shù)據(jù)如何定位
1,系統(tǒng)定義:
.cinit 存放C程序中的變量初值和常量;
.const 存放C程序中的字符常量、浮點(diǎn)常量和用const聲明的常量;
tch 存放C程序tch語(yǔ)句的跳針表;
.text 存放C程序的代碼;
.bss 為C程序中的全局和靜態(tài)變量保留存儲(chǔ)空間;
.far 為C程序中用far聲明的全局和靜態(tài)變量保留空間;
.stack 為C程序系統(tǒng)堆棧保留存儲(chǔ)空間，用于保存返回地址、函數(shù)間的參數(shù)傳遞、存儲(chǔ)局部變量和保存中間結(jié)果;
.sysmem 用于C程序中malloc、calloc和realloc函數(shù)動(dòng)態(tài)分配存儲(chǔ)空間
2,用戶(hù)定義:
#pragma CODE_SECTION (symbol, section name);
#pragma DATA_SECTION (symbol, section name)

五十一.cmd文件
由3部分組成：
1)輸入／輸出定義：.obj文件：鏈接器要鏈接的目標(biāo)文件;.lib文件：鏈接器要鏈接的庫(kù)文件;.map文件：鏈接器生成的交叉索引文件;.out文件：鏈接器生成的可執(zhí)行代碼;鏈接器選項(xiàng)
2)MEMORY命令：描述系統(tǒng)實(shí)際的硬件資源
3)SECTIONS命令：描述段如何定位

五十二.為什么要設(shè)計(jì)CSL?
1,DSP片上外設(shè)種類(lèi)及其應(yīng)用日趨復(fù)雜
2,提供一組標(biāo)準(zhǔn)的方法用于訪問(wèn)和控制片上外設(shè)
3,免除用戶(hù)編寫(xiě)配置和控制片上外設(shè)所必需的定義和代碼

五十三.什么是CSL?
1,用于配置、控制和管理DSP片上外設(shè)
2,已為C6000和C5000系列DSP設(shè)計(jì)了各自的CSL庫(kù)
3,CSL庫(kù)函數(shù)大多數(shù)是用C語(yǔ)言編寫(xiě)的，并已對(duì)代碼的大小和速度進(jìn)行了優(yōu)化
4,CSL庫(kù)是可裁剪的：即只有被使用的CSL模塊才會(huì)包含進(jìn)應(yīng)用程序中
5,CSL庫(kù)是可擴(kuò)展的：每個(gè)片上外設(shè)的API相互獨(dú)立，增加新的API，對(duì)其他片上外設(shè)沒(méi)有影響

五十四.CSL的特點(diǎn)
1,片上外設(shè)編程的標(biāo)準(zhǔn)協(xié)議：定義一組標(biāo)準(zhǔn)的APIs：函數(shù)、數(shù)據(jù)類(lèi)型、宏;
2,對(duì)硬件進(jìn)行抽象，提取符號(hào)化的片上外設(shè)描述:定義一組宏，用于訪問(wèn)和建立寄存器及其域值
3,基本的資源管理:對(duì)多資源的片上外設(shè)進(jìn)行管理;
4,已集成到DSP/BIOS中:通過(guò)圖形用戶(hù)接口GUI對(duì)CSL進(jìn)行配置;
5,使片上外設(shè)容易使用:縮短開(kāi)發(fā)時(shí)間，增加可移植.

五十五.為什么需要電平變換?
1)DSP系統(tǒng)中難免存在5V/3.3V混合供電現(xiàn)象;
2)I/O為3.3V供電的DSP，其輸入信號(hào)電平不允許超過(guò)電源電壓3.3V;
3)5V器件輸出信號(hào)高電平可達(dá)4.4V;
4)長(zhǎng)時(shí)間超常工作會(huì)損壞DSP器件;
5)輸出信號(hào)電平一般無(wú)需變換

五十六.電平變換的方法
1,總線收發(fā)器（Bus Transceiver）：
常用器件： SN74LVTH245A（8位）、SN74LVTH16245A（16位）
特點(diǎn)：3.3V供電，需進(jìn)行方向控制，
延遲：3.5ns，驅(qū)動(dòng)：-32/64mA，
輸入容限：5V
應(yīng)用：數(shù)據(jù)、地址和控制總線的驅(qū)動(dòng)
2,總線開(kāi)關(guān)（Bustch）
常用器件：SN74CBTD3384（10位）、SN74CBTD16210（20位）
特點(diǎn)：5V供電，無(wú)需方向控制
延遲：0.25ns，驅(qū)動(dòng)能力不增加
應(yīng)用：適用于信號(hào)方向靈活、且負(fù)載單一的應(yīng)用，如McBSP等外設(shè)信號(hào)的電平變換
3,2選1切換器（1 of 2 Multiplexer）
常用器件：SN74CBT3257（4位）、SN74CBT16292（12位）
特點(diǎn)：實(shí)現(xiàn)2選1，5V供電，無(wú)需方向控制
延遲：0.25ns，驅(qū)動(dòng)能力不增加
應(yīng)用：適用于多路切換信號(hào)、且要進(jìn)行電平變換的應(yīng)用，如雙路復(fù)用的McBSP
4,CPLD
3.3V供電，但輸入容限為5V，并且延遲較大：＞7ns，適用于少量的對(duì)延遲要求不高的輸入信號(hào)
5,電阻分壓
10KΩ和20KΩ串聯(lián)分壓，5V×20÷（10＋20）≈3.3V

五十七.未用的輸入／輸出引腳的處理
1,未用的輸入引腳不能懸空不接，而應(yīng)將它們上拉活下拉為固定的電平
1)關(guān)鍵的控制輸入引腳，如Ready、Hold等，應(yīng)固定接為適當(dāng)?shù)臓顟B(tài),Ready引腳應(yīng)固定接為有效狀態(tài),Hold引腳應(yīng)固定接為無(wú)效狀態(tài)
2)無(wú)連接（NC）和保留（RSV）引腳,NC 引腳：除非特殊說(shuō)明，這些引腳懸空不接,RSV引腳：應(yīng)根據(jù)數(shù)據(jù)手冊(cè)具體決定接還是不接
3)非關(guān)鍵的輸入引腳,將它們上拉或下拉為固定的電平，以降低功耗
2,未用的輸出引腳可以懸空不接
3,未用的I/O引腳:如果確省狀態(tài)為輸入引腳，則作為非關(guān)鍵的輸入引腳處理，上拉或下拉為固定的電平;如果確省狀態(tài)為輸出引腳，則可以懸空不接