基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn)
加入技術(shù)交流群
1．1 高速A／D與D／A設計
四路高速A／D采樣通道采用兩片NS公司的ADC081000實現(xiàn)，每片有兩個A／D通道，相比多片A／D器件的通道間相位恒定設計是一個難點而言，單片A／D器件可以更容易實現(xiàn)兩路通道間的相位恒定。ADC081000是一款高性能的A／D采集芯片，單通道8 b采樣頻率為1 GHz。本平臺中A／D通道間采樣數(shù)據(jù)的相位恒定是利用采樣時鐘相位間的恒定來實現(xiàn)的。在設計時，使時鐘芯片到兩片A／D器件間的時鐘線等長，兩片A ／D器件到FPGA間的時鐘線與數(shù)據(jù)線也分別等長，并且還利用一片FPGA設計了對兩片A／D器件的軟啟動控制，這就更保證了四路通道間采樣時鐘的相位恒定。
兩路高速D／A通道采用兩片AD公司的AD9736實現(xiàn)，AD9736單通道14 b，采樣頻率可達1 200 MSPS。兩路高速D／A通路也利用一片FPGA作控制，實現(xiàn)通道間相位差的恒定。
1．2 信號處理單元設計
信號處理單元包括FPGA和DSP兩大部分。
FPGA部分主要由四片Virtex-4 SX55組成，四片F(xiàn)PGA間實現(xiàn)有串行連接和相隔間的連接。FPGA電路主要是實現(xiàn)對高速A／D采集數(shù)據(jù)的預處理和高速D／A回放數(shù)據(jù)處理，并且控制高速A／D電路采樣時鐘的相位恒定與高速D／A電路采樣時鐘的相位恒定，同時也根據(jù)需要與相應的DSP進行數(shù)據(jù)交換或傳遞。FPGA電路上連接的光接口電路也可以實現(xiàn)與其他系統(tǒng)進行高速、實時的數(shù)據(jù)交換。
A／D采樣之后的數(shù)字信號速率非常高，要從這些高速信號中得到有用的基帶信號，需要有效地對其進行數(shù)字下變頻、抽取、濾波等處理，這些功能都可以通過FPGA來實現(xiàn)。FPGA具有較高的處理速度和較高的穩(wěn)定性，同時又具有設計靈活、易于修改和維護的優(yōu)點，可以適應不同系統(tǒng)的要求，提高了系統(tǒng)的適用性及可擴展性。
DSP電路是本平臺信號處理的核心，完成大部分的數(shù)據(jù)處理工作，由四片ADSP TS201組成，四片DSP間實現(xiàn)了兩兩間的Link口互連，構(gòu)成了分布式并行系統(tǒng)，可以把復雜的算法分割成小的任務給各處理器完成，從而減少任務的執(zhí)行時間。
根據(jù)設計需要，平臺數(shù)據(jù)的傳輸量很大，多DSP之間的數(shù)據(jù)傳輸速度尤為重要，采用Link口來傳輸數(shù)據(jù)，可以在不增加輔助電路的前提下，DSP間的直接互聯(lián)。而且，基于Link口的數(shù)據(jù)傳輸采用專門的數(shù)據(jù)通道，不占有系統(tǒng)總線資源，消除了傳輸過程中的總線仲裁，減少了網(wǎng)絡延遲帶來的不確定因素。四片DSP間Link口的傳遞數(shù)據(jù)能力高達600 MB／s。
DSP主要是通過軟件設計來實現(xiàn)數(shù)字基帶信號處理以及比特流控制、編碼解碼等高速的數(shù)據(jù)交換和處理功能。對DSP開發(fā)的軟件工具是ADI公司的VisualDSF++4．0，它是TigerSHARC系列DSP的集成開發(fā)環(huán)境，支持匯編語言、C語言、C++等開發(fā)語言，能讓程序員使用這些工具編寫出相對于特定DSP的高性能應用程序，發(fā)揮強大的處理能力。在本平臺中，每片DSP的地位都是對等的，能夠根據(jù)不同的要求，硬件結(jié)構(gòu)不用改變，只須在DSP的軟件算法中稍加改動，系統(tǒng)就能實現(xiàn)新的功能。
1．3 主控制電路設計
主控制電路與信號處理單元電路和外部接口電路相連，其核心是一片規(guī)模較小的FPGA。它主要是控制信號處理單元的同步復位及工作控制，可以將從外部主機接收到信號傳遞給信號處理單元，也可將信號處理單元的有關(guān)信息傳遞到外部主機中。
1．4 其他主要電路設計
時鐘管理電路主要是負責板上FPGA、DSP、光口、高速A／D與D／A等正常工作所需要時鐘生成與配置。外部存儲電路是FPGA與DSP正常工作時所需要的外部RAM空間大小的設計。外部接口電路是本平臺與其他設備進行連接的控制接口。光纖通道電路由兩路光纖通道組成，每路可以工作在2．5 Gb／s，可以與其他系統(tǒng)進行數(shù)據(jù)交換。
2 性能測試
決定平臺性能的指標有多個，選取最主要的三個進行測試，結(jié)果如下。 合成孔徑雷達相關(guān)文章:合成孔徑雷達原理
評論