新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法

高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法

作者: 時(shí)間:2011-04-06 來源:網(wǎng)絡(luò) 收藏


其仿真結(jié)果如圖2所示。

本文引用地址:http://m.butianyuan.cn/article/150888.htm


4 結(jié)論
本文對(duì)中的采集數(shù)據(jù)貼上時(shí)間標(biāo)簽的進(jìn)行了詳細(xì)地?cái)⑹龊头抡?,得出如下結(jié)論:
(a) 假設(shè)AD轉(zhuǎn)換器件的轉(zhuǎn)換頻率為5MHz,則本能為存入靜態(tài)RAM中的轉(zhuǎn)換數(shù)據(jù)貼上精度為0.2μs的時(shí)間標(biāo)簽。
(b) 通過復(fù)雜可編程邏輯器件()間接地了“低速”的單片機(jī)對(duì)系統(tǒng)的實(shí)時(shí)監(jiān)視。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉