一種片內硬件調試支持單元設計

同樣在微處理器內部實現(xiàn)一個指令TraceBuffer，用來存儲執(zhí)行過的指令。該部件同樣循環(huán)存儲，位寬128 b，利用4塊SRAM構成。該存儲器中將記錄指令執(zhí)行過程中指令運行狀態(tài)，操作碼、操作數(shù)和操作結果，以及PC指針等值，用以方便以后讀出進行診斷定位。
兩塊Buffer在系統(tǒng)正常運轉時記錄數(shù)據(jù)，所以為了保證其內容的正確性，僅允許系統(tǒng)進入調試模式時對其進行讀寫訪問，而正常狀態(tài)下將禁止對其訪問。
1．3 DSU單元
對于嵌入式系統(tǒng)而言，其內部的大部分信號與微處理器的工作狀態(tài)對于開發(fā)者都是不可見的，本設計就是通過提高在系統(tǒng)開發(fā)過程中用戶對系統(tǒng)的可觀察性和可控制性從而幫助開發(fā)者更為有效的定位設計中的錯誤，從而加速開發(fā)周期。為此，本系統(tǒng)必須在片上集成單獨的調試單元用于監(jiān)測系統(tǒng)運轉并能接管處于異常狀態(tài)時的微處理器。
借鑒CPU中程序狀態(tài)字的作用，DSU中首先需要一些寄存器能夠控制與管理整個調試單元的行為，它應該能接收來自調試主機發(fā)布的調試命令，同時也能夠對系統(tǒng)內部斷點等觸發(fā)行為做出實時響應以及在任何時刻都能被調試主機所訪問，為此，該調試單元設計了如圖3所示的部分關鍵寄存器。

圖3(a)為AHB Trace Buffer控制寄存器。其中EN位將控制AHB Trace Buffer的使能；DM位表示Buffer處于延遲計數(shù)模式，設計這種模式是為了方便觀察斷點發(fā)生前后定長時間內系統(tǒng)的運轉狀態(tài)；BR位則表示AHB斷點命中；高16位DCNT表示在延遲計數(shù)模式下的延遲計數(shù)值。AHB斷點寄存器有兩路，可寫入30位的精確斷點地址，當AHB地址總線上廣播的地址與該斷點地址相吻合時，將會立即凍結AHBTrace Buffer，同時清除AHB控制寄存器的使能位。如果控制寄存器中的延遲模式被置位，那么在斷點命中的同時，將啟動內置自減計數(shù)器，該計數(shù)值將由DCNT域控制，當計數(shù)器自減至零時才能引起凍結行為。
圖3(b)為DSU控制寄存器，它與程序狀態(tài)字作用相似，能夠直接控制微處理器的行為模式，決定微處理器如何進入調試狀態(tài)。TE位將控制處理器中指令Buffer的使能；第1～5位將作為處理器能夠被掛起的條件位，BE表示處理器發(fā)生錯誤可進入調試模式，BW表示觸發(fā)IU監(jiān)測點可進入調試模式，BS表示執(zhí)行斷點指令(tal)可進入調試模式，BX表示任何陷阱可進入調試模式，BZ是在特定陷阱才能進入調試模式；DM將用來指示處理器進入調試狀態(tài)；EE位和EB位為只讀，將記錄DSU外部使能和調試信號；PE位用來記錄處理器是否進入錯誤狀態(tài)；HL位記錄處理器是否暫停；PW位記錄處理器是否進入省電模式；其他位均未定義。
圖3(c)為DSU中斷和單步寄存器，由于該系統(tǒng)設計的AHB總線系統(tǒng)最大可支持16個主設備，所以這里的中斷和單步控制寄存器以及屏蔽寄存器也將能夠控制16個主設備。當前面所述的引起系統(tǒng)進入調試模式的條件觸發(fā)時，則相應的BNx(break now)位將被置位，而SS(single st-ep)位則可通過外部寫入而使得處理器執(zhí)行單步操作，這些位將直接驅動對應每一個微處理器的控制部件，由各處理器負責監(jiān)測并做出相應的調試反應，如PC現(xiàn)場保護、凍結流水和定時器、關閉看門狗等。
圖3(d)為DSU屏蔽寄存器，考慮在多處理器系統(tǒng)中一個處理器進入調試對其他處理器的影響，特設計此寄存器。EDx表示一個處理器進入調試模式時，處理器x是否強制進入調試模式；DMx表示處理器x是否屏蔽其他處理器進入調試模式。當某一處理器因觸發(fā)斷點或滿足。DSU控制寄存器所設定的條件時，調試單元內部的屏蔽邏輯將會查詢該寄存器，對其中的EDx和DMx進行相與運算，得出的結果將直接寫入DSU中斷和單步寄存器中對應BNx位，由此可直接決定其他處于正常狀態(tài)的處理器是否連帶進入調試模式。