Niosll和USB接口的高速數(shù)據(jù)采集卡設(shè)計

　　自定制的Avalon外設(shè)按照對總線操作的方式可分為：Avalon Slave外設(shè)和Avalon Streaming Slave(流模式)外設(shè)。在SOPC Builder圖形設(shè)計界面下添加需要的內(nèi)核。通過自動分配系統(tǒng)基地址和系統(tǒng)中斷向量，手動分配CPU復(fù)位地址為外設(shè)Flash、CPU溢出地址為片上RAM和CPU調(diào)試斷點(diǎn)地址為JTAG調(diào)試地址，就可由系統(tǒng)報告得知系統(tǒng)是否定制成功，如圖5所示。

2．3 ADC芯片及外圍電路設(shè)計

　　ADC外圍電路框圖如圖6所示。

　　信號調(diào)理部分選用高精度、低噪聲、低輸入偏置電流、寬帶運(yùn)算場效應(yīng)放大器AD8ll進(jìn)行信號的放大。模擬信號處理是影響系統(tǒng)性能的重要因素之一，設(shè)計時必須考慮兩個方面：一是要保證信號質(zhì)量，提高信噪比，盡量減少畸變；二是將信號變換成適合A／D處理的幅度并提供足夠的驅(qū)動能力。這里選用ADI公司的寬帶運(yùn)放AD811為放大器。AD8ll是一種電流反饋型的放大器，它具有10 MHz的低失真和單位增益帶寬很寬的特點(diǎn)，使AD81l成為理想的高分辨率ADC緩沖器。之后針對信號進(jìn)行檔速變換。檔速變換選用ADG系列產(chǎn)品。本設(shè)計選用的是一款四路獨(dú)立選擇的單片CMOS開關(guān)芯片，其設(shè)計基于增強(qiáng)的lc2mos進(jìn)程、可以提供低功耗、高轉(zhuǎn)換速度和低阻抗性，當(dāng)信號滿足A／D變換的要求后，根據(jù)采集要求將其由單端輸入變換為差分的雙端輸出，芯片選用AD8138。AD8138具有較寬的模擬帶寬(320 MHz，一3dB，增益為1)，可以將單端輸入變成差分輸出。A／D轉(zhuǎn)換的觸發(fā)則由信號放大芯片AD811采集信號和D／A轉(zhuǎn)換芯片信號進(jìn)行比較，當(dāng)有效時，發(fā)出ADn_TRIG信號，其中D／A轉(zhuǎn)換芯片的輸入標(biāo)準(zhǔn)信號(數(shù)字輸入端)由FPGA來提供。當(dāng)ADn_TRIG有效時，F(xiàn)PGA向AD924．4發(fā)出控制命令(DIN、FORMAT、MODE、SCLK、sYNC、FSYNC信號)，啟動A／D轉(zhuǎn)換。

　　A／D轉(zhuǎn)換器的精密時鐘由DDS電路AD9859YSV提供。