FPGA設(shè)計的安全性問題解析
加入技術(shù)交流群
基本就這些，當(dāng)然也可以初步選定一個型號，直接在開發(fā)軟件中對你的程序進(jìn)行編譯、綜合、布局布線等，這樣能清楚地可以看到你的設(shè)計占用的資源，然后再選擇合適的型號?！?br />
Q3：FPGA對于初學(xué)者來說，應(yīng)該從哪幾個方面入手？
A3：我建議初學(xué)者首先要理解FPGA的原理，這是基礎(chǔ)，然后設(shè)計一些小型的代碼，在驗證設(shè)計的基礎(chǔ)上真正的理解設(shè)計硬件的思想，那么這樣的話你必然要學(xué)到如何結(jié)合FPGA資源，特點，性能等方面知識的理論才能專心于設(shè)計代碼上。至于說芯片的設(shè)計安全也是必然要理解的，不然一個靜電上去就毀掉芯片了，那你的老板肯定要感到Surprised了。設(shè)計的精髓就是設(shè)計的思路上的問題了，包括代碼的設(shè)計技巧，系統(tǒng)要求的功能模塊的實現(xiàn)方法，多個模塊如何配合的代碼設(shè)計，后期的驗證，調(diào)試，到板級的設(shè)計調(diào)試等等，要做好FPGA設(shè)計不同于DSP，軟件設(shè)計等等，精髓的東西即使現(xiàn)在講給初學(xué)者，他一樣是茫然的，不知道什么是什么，因為這是需要很強(qiáng)的功力才能理解和體會到的。需要時間需要付出，需要努力吃苦鉆研技術(shù)，更需要成長的路上有良師的指導(dǎo)和同行朋友的交流，需要長期的積累的。到那時你就是專家了。
Q4：用Actel的方案進(jìn)行加密后，成本上有增加嗎？
A4：用ACTEL方案加密，成本不會增加。因為ACTEL的FPGA是單芯片的，所有的編程信息已經(jīng)編程在FPGA內(nèi)部，有了加密選項該信息不會被讀出?！?br />
Q5：作為剛接觸FPGA的初學(xué)者，是否一開始就要深入了解芯片安全設(shè)計的精髓或者是原理之類的，還是應(yīng)該把重點放在如何設(shè)計代碼上？
A5：了解FPGA的原理和代碼設(shè)計，兩者缺一不可。只有了解FPGA的結(jié)構(gòu)，才能設(shè)計出更好的代碼；編寫代碼能實現(xiàn)自己的設(shè)計意圖，最終能熟練地使用FPGA。
Q6：系統(tǒng)中運(yùn)放很多都是閉環(huán)應(yīng)用，但是仿真的時候經(jīng)常要開環(huán)仿真，可是開環(huán)仿真不能真實模擬其實際工作環(huán)境，我該如何仿真呢？
A6：這里應(yīng)該是指的FPGA仿真吧，如果是運(yùn)放的話要定好芯片之前就看懂了芯片手冊了，然后在實際的環(huán)境中測試，在軟件環(huán)境里仿真的話需要特別的工具，我目前不是很清楚。但是我們可以單就FPGA的仿真來談問題。實際的環(huán)境中的仿真是板級的，但是也必須有信號源和反饋信號，否則這個閉環(huán)還是不會響應(yīng)外界的信號而發(fā)揮其功能的。根據(jù)這個思想我們就要額外設(shè)計一個或是多個模塊或是叫做模擬出一個信號源和接收反饋信號的模塊，這里的模擬不是模擬信號的意思而是我們從設(shè)計的角度來看就是寫一些Testbench，設(shè)計FPGA的會使用Verilog或是VHDL，做前端的RTL代碼后我們其后可以借用Modelsim或是別的仿真軟件輸入滿足設(shè)計需要的信號源（Testbench）查看波形，對于自己關(guān)注的節(jié)點或是信號標(biāo)注以特別的名字，我們就能實現(xiàn)所謂的閉環(huán)仿真了?！?br />
Q7：Actel的設(shè)計安全保護(hù)和計算機(jī)網(wǎng)絡(luò)安全DES和RSA算法有什么聯(lián)系或者是互補(bǔ)的關(guān)聯(lián)？
A7：ACTEL的設(shè)計安全是對設(shè)計的內(nèi)容進(jìn)行保密，阻止非法讀取和寫入；而計算機(jī)網(wǎng)絡(luò)中的DES和RSA是對網(wǎng)絡(luò)上流動的數(shù)據(jù)進(jìn)行加密/解密。兩者關(guān)系不大。
Q8：關(guān)于全定制或半定制ASIC方面，是否也有同樣安全設(shè)計？
A8：對于全定制的ASIC，一般來說保密性不如半定制的ASIC。對于半定制的ASIC，如果定制信息很容易被讀出的話，安全性就很差了；如果采用單芯片的半定制ASIC，而且定制信息不被讀出，安全性就會很高。本文引用地址：http://m.butianyuan.cn/article/151352.htm
評論