基于獨立DSP平臺的實時衛(wèi)星導(dǎo)航接收機的設(shè)計

　　在本系統(tǒng)的設(shè)計中，采用ADI公司的高速A/D轉(zhuǎn)換器AD9283實現(xiàn)模擬中頻信號到數(shù)字中頻信號的轉(zhuǎn)化。由于接收到的衛(wèi)星導(dǎo)航信號能量比噪聲信號能量低約為20 dB，因此量化位數(shù)的高低對檢測衛(wèi)星導(dǎo)航信號的影響是有限的，若采用高位數(shù)量化會增加數(shù)據(jù)運算量和系統(tǒng)的復(fù)雜度，通常的商用接收機大多采用1 bit或2 bit量化。本設(shè)計中量化位數(shù)為1 bit和2 bit可選配置。經(jīng)過ADC數(shù)字化的中頻信號送到DSP的McBSP0和McBSP2端口，并隨后觸發(fā)EDMA事件,完成數(shù)據(jù)拷貝和緩存[4]。與此同時,采樣時鐘作為McBSP口的外部時鐘同步輸入信號，將8 bit同步減法計數(shù)器74HC40103D設(shè)計成32進制計數(shù)器對采樣時鐘進行分頻來產(chǎn)生幀同步信號，實現(xiàn)串并數(shù)據(jù)轉(zhuǎn)換。為避免因負載過多時鐘驅(qū)動能力不足，采用了可配置時鐘驅(qū)動芯片CY2308作為時鐘驅(qū)動。圖3所示為多星座數(shù)據(jù)采集的硬件連接原理圖。

　　為避免數(shù)據(jù)丟失，采用乒乓緩存的方法緩沖采集到的數(shù)據(jù)流,在DSP的片上內(nèi)存為每個McBSP通道開設(shè)乒緩沖區(qū)和乓緩沖區(qū)。以12 MHz、1 bit采樣為例，在片上內(nèi)存開辟2個30 KB的數(shù)據(jù)緩沖區(qū)，即每個緩沖區(qū)能夠存放20 ms的數(shù)據(jù)。系統(tǒng)運行后，EDMA控制器先將McBSP0采集到的數(shù)據(jù)寫入乒緩沖區(qū)，20 ms后乒緩沖區(qū)滿，EDMA控制器向CPU發(fā)出中斷請求，對緩沖區(qū)數(shù)據(jù)進行運算處理。同時，EDMA向乓緩沖區(qū)寫數(shù)據(jù)，這樣通過不斷的乒乓切換完成數(shù)據(jù)的緩沖存儲。
1.3 查找表數(shù)據(jù)存儲管理
　　在捕獲、跟蹤中需要用到大量查找表，為了降低接收機的啟動時間，直接把這些數(shù)據(jù)表格作為固件燒入到Flash中，而不用每次都由DSP通過程序重新生成。所有查找表需要約15 MB的空間，為了降低存儲空間，使用LZW無損壓縮算法進行壓縮至約2 MB。系統(tǒng)初始化時,DSP先讀取Flash中的數(shù)據(jù)表格，然后執(zhí)行解壓程序?qū)ζ浣鈮?，并存于片外的SDRAM中提供給接收機做運算時調(diào)用。
　　本設(shè)計中使用了2片4 MB×32位的SDRAM芯片MT48LC4M32并聯(lián)連接到DSP的EMIFA口，把程序運行過程中對實時性要求較低的數(shù)據(jù)段和查找表分配到SDRAM中。總線運行在166 MHz的高速狀態(tài)，由專用的可配置的時鐘芯片ICS525對50 MHz的時鐘倍頻產(chǎn)生。
1.4 定位結(jié)果輸出模塊
　　衛(wèi)星導(dǎo)航接收機需要周期性地輸出定位結(jié)果以及其他相關(guān)信息，通常輸出速率為1 Hz~5 Hz，DSP的串行接口McBSP即可滿足要求。為了能夠?qū)⒔Y(jié)果在顯示設(shè)備上顯示，數(shù)據(jù)的輸出需要兼容NMEA0183協(xié)議，因此需要將McBSP口擴展成符合RS-232標準的異步串行接口。
　　將DSP的McBSP端口的工作模式設(shè)為SPI模式作為主設(shè)備，直接與MAX3111進行連接，DSP通過執(zhí)行相關(guān)的指令，設(shè)置MAX3111的相關(guān)控制字，完成波特率、數(shù)據(jù)位、奇偶校驗等的設(shè)定，然后向MAX3111輸出有效信息，利用其片內(nèi)的轉(zhuǎn)換器實現(xiàn)UART到RS-232格式及電平的轉(zhuǎn)換，從而實現(xiàn)DSP與RS-232設(shè)備進行異步數(shù)據(jù)傳輸。