如何利用電容式數(shù)字隔離器進(jìn)行設(shè)計(jì)

在底層布線低速控制信號(hào)。這些信號(hào)鏈路擁有足夠的余量來(lái)承受過(guò)孔引起的中斷，從而實(shí)現(xiàn)了更大的靈活性。

受控阻抗傳輸線是特性阻抗Z0始終受控于其幾何特性的走線。走線長(zhǎng)度大于15mm(tr=1ns)和 30mm(tr=2ns)時(shí)，走線阻抗必須要與隔離器輸出阻抗Z0~rO匹配(如圖4所示)，使信號(hào)反射最小化。這被稱為源阻抗匹配。

圖 4 源阻抗匹配：Z0 ~ rO

隔離器的動(dòng)態(tài)輸出阻抗r0，可以通過(guò)隔離器數(shù)據(jù)手冊(cè)中列出的近似電壓-電流輸出特性線性部分得到。一般來(lái)說(shuō)，標(biāo)準(zhǔn)輸出阻抗大約為70Ω。因此，對(duì)一條標(biāo)準(zhǔn)的2盎司鍍銅線和電介質(zhì)為4.5的FR-4而言，接地層上8mm寬、10mm長(zhǎng)的走線幾何形狀會(huì)產(chǎn)生所需的70Ω特性阻抗。

布線指南

建議遵循下列幾條主要的布線原則，以保持信號(hào)完整性和低EMI。

為了將串?dāng)_降至10%以下，需保持信號(hào)走線是高速信號(hào)層到接地層距離的三倍(d=3h)。信號(hào)走線下的回流密度遵循1/[1+(d/h)2]函數(shù)，因此其在d>3h點(diǎn)上的密度會(huì)非常低，從而避免鄰近走線中出現(xiàn)較大的串?dāng)_(請(qǐng)參見(jiàn)圖5)。

圖 5 利用 d = 3h 來(lái)最小化串?dāng)_

使用45o走線彎曲(或者斜切式彎曲)而非90o彎曲，可保持有效的走線阻抗并避免信號(hào)反射。

為了實(shí)現(xiàn)在噪聲環(huán)境下的工作，將隔離器的閑置啟動(dòng)輸入通過(guò)一個(gè)電阻器(1kΩ到10kΩ)連接到合適的參考層。將高電平有效、高位允許輸入連接到電源層，同時(shí)將低電平有效輸入連接至接地層。

當(dāng)過(guò)孔電感增加信號(hào)路徑電感時(shí)，要避免各層隨快速信號(hào)走線改變。

在隔離器與周圍電路之間使用較短的走線長(zhǎng)度可避免噪聲引入。數(shù)字隔離器通常會(huì)帶有隔離式DC/DC轉(zhuǎn)換器，后者提供了跨越隔離層的電源。由于隔離器的單端傳輸信號(hào)對(duì)噪聲引入過(guò)于敏感，因此鄰近DC/DC轉(zhuǎn)換器的開(kāi)關(guān)噪聲可以很容易被長(zhǎng)信號(hào)走線引入。

將大容量電容(比如10μF)置于靠近電源如穩(wěn)壓器旁，或是在電源進(jìn)入PCB的地方。

通過(guò)將電容的電源端直接連接至器件的電源端，然后經(jīng)過(guò)孔連至Vcc層，在器件上安裝小容量的0.1μF或0.01μF旁路電容。經(jīng)數(shù)個(gè)過(guò)孔將電容接地端連接至接地層(請(qǐng)參見(jiàn)圖6)。

圖 6 將旁路電容直接連接至 Vcc 終端

將多個(gè)過(guò)孔用于連接旁路電容和其他保護(hù)器件(例如：瞬態(tài)電壓抑制器和齊納二極管)，從而最小化接地連接的過(guò)孔電感。

總結(jié)

盡管關(guān)于PCB設(shè)計(jì)的資料有很多，但本文主要提供一些涉及數(shù)字隔離器電路板設(shè)計(jì)的建議。遵循這些建議將有助于在最短的時(shí)間內(nèi)完成一個(gè)符合EMC標(biāo)準(zhǔn)要求的電路板設(shè)計(jì)。