基于SOPC的EDSL Modem的研制
加入技術(shù)交流群
3硬件平臺的設計
EDSL Modem硬件平臺的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它擁有充足的可編程邏輯資源內(nèi)嵌32位Nios-II軟核處理器來實現(xiàn)整個可編程嵌入式系統(tǒng)。系統(tǒng)的主要功能由FPGA實現(xiàn)，硬件電路除 FPGA外只需加上存儲器件、以太網(wǎng)控制芯片和前端AD/DA轉(zhuǎn)換芯片即可。本系統(tǒng)主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太網(wǎng)接口控制芯片等作為FPGA的外圍設備，硬件結(jié)構(gòu)簡單明了，極大提高了系統(tǒng)的可靠性。FPGA系統(tǒng)運行時鐘為50MHz，充分保證了系統(tǒng)的運行速度。
在硬件平臺的搭建中主要用到了Altera公司的Quartus-II與SOPC Builder軟件，其中 Quartus-II能進行系統(tǒng)及各邏輯部件的設計輸入、編譯、仿真、綜合、布局布線，并進行位流文件的下載和配置文件的燒錄，以及使用片內(nèi)邏輯分析儀進行分析和驗證。 SOPC Builder嵌入在Quartus-II開發(fā)系統(tǒng)內(nèi),是一個自動系統(tǒng)開發(fā)工具,能夠自動進行系統(tǒng)定義,完成 SOPC開發(fā)的集成過程。在SOPC Builder 中選取系統(tǒng)所需部件,并自動生成每個部件的系統(tǒng)級HDL 文件以及支持部件所需的軟件,如驅(qū)動程序、庫文件和一些實用的應用程序等,以供軟件開發(fā) 原型用[4]。
通過SOPC Builder軟件包可以定制32位 Nios-II軟核處理器和基本的Nios-II外設模塊，如 UART控制器，定時器，F(xiàn)LASH控制器， SDRAM制器等。本文設計的硬件平臺結(jié)構(gòu)如圖3所示。
本文引用地址：http://m.butianyuan.cn/article/152380.htm圖 3所示虛線框內(nèi)硬件部分均是在 FPGA內(nèi)實現(xiàn)
該系統(tǒng)的嵌入式處理器 Nios-II是 Altera 公司推出的一個用戶可配置的16 位或32 位精簡指令集軟核處理器。Nios-II處理器可以配置成最多支持 64個中斷，包括外部硬件中斷、內(nèi)部中斷以及 TRAP(調(diào)試中斷)。Nios-II 處理器可以配置使用 32位內(nèi)部定時器，通過軟件控制寫入控制寄存器的內(nèi)容來獲得定時工作，與一般的定時器工作原理相同，可以產(chǎn)生定時中斷。
Nio-II嵌入式系統(tǒng)中采用 Avalon交換式總線在處理器、外圍設備和接口電路之間實現(xiàn)網(wǎng)絡連接，并提供高帶寬數(shù)據(jù)路徑、多路和實時處理能力。 Avalon交換式總線可以通過調(diào)用 SOPC Builder設計軟件自動生成 [5]。
EDSL Modem的核心部分即主收發(fā)器利用 FPGA中的邏輯單元編寫自定義用戶模塊，并生成自定義 IP核，通過 Avalon總線接口與嵌入式處理器相連。該主收發(fā)器共包括了兩個部分：EDSL成幀模塊和 QAM調(diào)制模塊。
在 SOPC系統(tǒng)中，除了以上部件，還有片上 ROM、內(nèi)部定時器、 UART串行口、 SRAM、 Flash、以及以太網(wǎng)控制器 LAN91c111接口等系統(tǒng)部件皆由 SOPC builer自動生成。
評論