嵌入式系統(tǒng)中FPGA的被動串行配置方式

關(guān)鍵詞：嵌入式系統(tǒng) ARM7TDMI S3C44B0X FPGA 被動串行配置

隨著信息時代的到來，嵌入式系統(tǒng)成為繼IT網(wǎng)絡(luò)技術(shù)之后又一個新的技術(shù)發(fā)展方向。嵌入式系統(tǒng)以其功能強、體積小、功耗低、可靠性高以及面向行業(yè)應(yīng)用的突出特征，廣泛應(yīng)用于各個領(lǐng)域。

現(xiàn)場可編程門陣列FPGA（Field Programmable Gate Array）是一種高密度可編程邏輯器件，其邏輯功能的實現(xiàn)是通過把設(shè)計生成的數(shù)據(jù)文件配置進芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲器（SRAM）來完成的，具有可重復(fù)編程性，可以靈活實現(xiàn)各種邏輯功能。FPGA的這種特性使其在現(xiàn)代電子系統(tǒng)設(shè)計中得到了廣泛應(yīng)用?；赟RAM工藝的FPGA是易失性的，系統(tǒng)掉電以后其內(nèi)部配置數(shù)據(jù)將丟失，因此需要外接ROM保存其配置數(shù)據(jù)。FPGA的配置是有時序要求的，如果FPGA本身不能控制配置時序，就需要有外部配置器件來進行時序控制。以Altera公司的系列FPGA為例，其本身不能控制配置時序，就有專用的EPC系列配置器件供其使用。在含有微處理器（MPU或MCU）的系統(tǒng)中（如嵌入式系統(tǒng)），可以使用微處理器產(chǎn)生配置時序，將保存在系統(tǒng)RO風(fēng)吹草動的配置數(shù)據(jù)置入FPGA。與前面一種方案相比，該方案不僅節(jié)省了成本，更縮小了系統(tǒng)體積。在對成本和體積敏感的系統(tǒng)中，該方案非常適用。

在某手持式通信設(shè)備的設(shè)計中，使用了嵌入式系統(tǒng)和FPGA完成了系統(tǒng)功能。嵌入式微處理器采用Samsung公司的ARM7TDMI系列處理器S3C44B0X；FPGA采用Alrera公司的APEX 20K系列EP20K200E，使用S3C44B0X完成了對EP20K200E的配置，取得了良好效果。本文對其實現(xiàn)方法予以介紹。

1 ARM嵌入式處理器S3C4480X簡介

S3C44B0X是Samsung公司專為手持設(shè)備和一般應(yīng)用而設(shè)計的高性價比和高性能的嵌入式處理器。其突出特點它的CPU核采用ARM公司的16/32位ARM7TDMI RISC內(nèi)核，0.25μm CMOS工藝制造，主頻最高可達66MHz，存儲器尋址空間達256MB。由于其成本和功耗低，特別適合對成本敏感和功能敏感的應(yīng)用場合，如PDA、GPS、LCD Game、E-Book等。

2 APEX 20K系列FPGA配置方式及配置文件

2.1 配置方式介紹

Altera公司的APEX 20K系列FPGA可以使用以下方式進行配；

①使用專用配置器件，如EPC16、EPC8、EPC2、EPC1、EPC1441；

②被動串行方式（PS），使用微處理器的串行步接口或ByteBlaster下載電纜；

③被動并行同步方式（PPS），使用微處理器的并行同步接口；

④被動并行異步方式（PPA），使用微處理器的并行異步接口；

⑤邊界掃描方式（JTAG），使用JTAG下載電纜。

使用方式①時，需要首先使用下載電纜將計算機生成的FPGA配置文件燒入EPC配置器件中，然后由EPC配置器件控制配置時序?qū)PGA進行配置，一次燒寫即可重復(fù)使用。使用方式②、③、④時，配置文件事先以二進制形式保存在系統(tǒng)ROM中，可以脫離開計算機重復(fù)使用。若使用方②、③、④時，配置文件事先以二進制形式保存在系統(tǒng)ROM中，可以脫離開計算機重復(fù)使用。若使用方式②，微處理器將配置數(shù)據(jù)以串行（比特流）方式送給FPGA，在配置時鐘驅(qū)動下完成配置。若使用方式③，微處理器將配置數(shù)據(jù)以并行（字節(jié)）方式送給FPGA，由FPGA在其內(nèi)部將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，該串行化的過程需要外部配置時鐘的驅(qū)動。在配置時鐘速率相同的情況下，方式②、③所用的配置時間幾乎相同，但方式②的接口要比方式③簡單，若使用方式④，微處理器仍將配置數(shù)據(jù)以并行方式送給FPGA，在FPGA內(nèi)部完成數(shù)據(jù)串行化；與方式③不同的是，該過程不需要外部配置時鐘的驅(qū)動，但其接口更復(fù)雜，并且需要進行地址譯碼，增加了系統(tǒng)的復(fù)雜程度，一般很少采用。使用方式⑤時需要計算機的配合，無法在最終的實際系統(tǒng)中脫機使用，此處不予討論。

通過上述討論可以看出，在使用APEX 20K系列FPGA開發(fā)實際應(yīng)用系統(tǒng)，特別是要形成某種產(chǎn)品時，如果系統(tǒng)中不含微處理器，只能使用方式①；若系統(tǒng)中含有微處理器，方式①、②、③、④都可以使用，但②、③、④可以發(fā)現(xiàn)，方式②的接口最簡單，實現(xiàn)起來比其它兩種方式都方便因而在含有微處理器的系統(tǒng)中得到了廣泛應(yīng)用，本通信系統(tǒng)的設(shè)計中即采用了該方式。

2.2 配置文件的使用

Altera公司的開發(fā)工具Quartus II及MAX+PLUS II可以生成多種格式的配置文件，針對不同的配置方式要使用不同格式的配置文件。設(shè)計項目編譯以后會自動生成.sof文件和.pof文件。其中.pof文件在配置方式①使用專用配置器件時使用，.sof文件用于通過連接在計算機上的下載電纜直接對FPGA進行配置的場合，配置方式可以是JTAG方式或PS方式中使用ByteBlaster下載電纜的情況?；?sof文件還可以生成.hex、.rbf和.ttf文件。.hex文件是Intel Hex格式的ASCII碼文件，第三方的編程器可以使用這種格式的文件對Altera公司的配置器件進行編程。.rbf文件是二進制文件，1字節(jié)的rbf數(shù)據(jù)包含8bit的配置數(shù)據(jù)，使用時將其存入ROM中。微處理器人ROM使用這種格式的文件。.ttf文件是列表文本文件，.rbf文件的ASCII碼存儲形式，并且各個字節(jié)之間用逗號進行了分隔。如果系統(tǒng)中有其它程序，可以將.ttf文件作為系統(tǒng)程序源代碼的一部分，和其它程序一起編譯。本系統(tǒng)中采用了.ttf文件作為系統(tǒng)程序的一個頭文件使用，其配置數(shù)據(jù)以數(shù)組形式被配置程序使用。對于某種特定型號的FPGA，無論其設(shè)計有多復(fù)雜，在相同版本的開發(fā)工具下生成的配置文件大小是一樣的。

3 被動串行方式（PS）配置時鐘

使用PS方式對FPGA進行配置時，只需要5根信號線，其配置時序如圖1所示。

配置時這五根信號線都接至微處理器的I/O上，其中nCONFIG、DCLK、DATA0設(shè)置成輸出態(tài)，由微處理器對FPGA進行操作；nSTATUS/CONF_DONE設(shè)置成輸入態(tài)，由微處理器對FPGA的配置狀態(tài)進行檢測。微處理器首先在nCONFIG信號線上產(chǎn)生一個寬度大于8μs的負脈沖，然后開始檢測nSTATUS信號的狀態(tài)。FPGA檢測到nCONFIG信號的下降沿后會迫使nSTATUS和CONF_DONC信號拉低，并且在nCONFIG信號重新抬高之間保持為低電平。NCONFIG信號抬高后，nSTATUS將在1μs之內(nèi)隨之抬高，微處理器檢測到此變化后就認為FPGA已經(jīng)做好準備可以開始配置。配置第一個上升沿與nSTATUS的上升沿之間要求至少有1μs的時間間隔。由于配置數(shù)據(jù)是與配置上升沿同步的，在配置時鐘的上升沿來之間應(yīng)當將1bit的配置數(shù)據(jù)在數(shù)據(jù)線上準備好，配置數(shù)據(jù)按低位在先高位在后的順序從數(shù)據(jù)線上送出。當全部配置數(shù)據(jù)送出以后，CONF_DONE信號將被抬高，表明配置結(jié)束。微處理器檢測到CONF_DONE信號抬高，就結(jié)束配置過程。如果配置過程中出錯，F(xiàn)PGA將迫使nSTATUS信號拉低，微處理器檢測到此變化將重新開始配置。

配置結(jié)束以后，F(xiàn)PGA還需要個初始化的過程才能進入正常工作狀態(tài)。在Quartus II或MAX+PLUS II生成的配置文件中已經(jīng)包含了額外的初始化比特，只需將配置文件 數(shù)據(jù)在配置時鐘的同步下全部送出就已經(jīng)完成了初始化，用戶不必另外加以考慮。

4 硬件電路設(shè)計

系統(tǒng)的硬件電路設(shè)計如圖2所示。

由于S3C44B0X內(nèi)部只有8KB的SRAM作CPU的Cache使用，無法滿足系統(tǒng)程序存儲及運行的需要，因此需要外掛存儲器作為程序保存和運行的空間。系統(tǒng)中使用1片2MB的Flash作為程序存儲器，系統(tǒng)的整個應(yīng)用程序，包括EP20K200E配置程序及配置文件都固化于其中保存。另外使用1片9MB的SDRAM作為系統(tǒng)程序運行空間，S3C44B0X、Flash和SDRAM構(gòu)成了一個最小的嵌入式系統(tǒng)。Flash、SDRAM與S3C44B0X的連接方法可參考S3C44B0X用戶手岫。

使用PS配置地需要將EP20K200E的MSEL0、MSEL1、nCE三個引腳接地，然后將EP20K200E的nCONFIG、DATA0、DCLK、CONF_DONE、nSTATUS引腳分別接至S3C44B0X的GPC0、GPC1、GPC2、GPC3、GPC4引腳上。S3C44B0X的I/O口均為多功能口，可以根據(jù)應(yīng)用的需要通過內(nèi)部寄存器將其設(shè)置成輸入口、輸出口或特別功能口。此處將GPC0、GPC1和GPC2設(shè)置成輸出口，將GPC3和GPC4設(shè)置成輸入口。

5 軟件設(shè)計

配置時根據(jù)配置時序要求，首先在GPC0引腳（對應(yīng)nCONFIG）產(chǎn)生一個負脈沖，啟動配置，然后檢測GPC4引腳的nSTATUS信號。NSTATUS信號正常后就在GPC2引腳（對應(yīng)DCLK）上送配置時鐘，在GPC1引腳（對應(yīng)DATA0）上同步送出配置數(shù)據(jù)。配置數(shù)據(jù)以字節(jié)為單位從SDRAM中讀出，通過移位操作以串行比特流方式從GPC1引腳送出。全部數(shù)據(jù)送出后，檢測GPC3引腳（對應(yīng)CONF_DONE）的狀態(tài)，如為高電平說明配置成功，否則配置失敗，需要重新進行配置。配置程序流程如圖3所示。

程序?qū)崿F(xiàn)使用了C語言。在GPC0引腳產(chǎn)生負脈沖可以通過對其先寫0后寫1來實現(xiàn)，延時使用簡單的循環(huán)語句即可，其語句為

rPDATC=rPDATC0xfffe； //*GPC0置低

for(i=0;i150;i++); //延時15μs

rPDATC=rPDATC|0x0001|; //GPC0置高

其中rPDATC為C端口的數(shù)據(jù)寄存器。

讀入某個引腳的狀態(tài)并判斷其高低可以使用一條語句實現(xiàn)，如讀入GPC4的狀態(tài)并判斷其高低為

while(!rPDATC0x0010)）；

如果GPC4為低電平，該語句就會一直此處循環(huán)，直至其變?yōu)楦唠娖健?/P>

配置時鐘通過在GPC2引腳循環(huán)置0、置1來實現(xiàn)，其實現(xiàn)語句為rPDATC=rPDATC|0x0004；//GPC2置高rPDATC=rPDATC0xfffb;//GPC2置低

在GPC2由低變高之前，將1bit的配置數(shù)據(jù)在GPC1引腳上準備好。

如果配置過程中出錯，EP20K200E將會迫使nSTATUS引腳拉低來通知S3C44B0X。在本程序中為了主加快配置速度，沒有對此進行判斷，而是在程序最后通過CONF_DONE信號否抬高來判斷配置成功與否。如果配置出錯，該信號將不會抬高，從而可以重新開始配置。

本國程序、配置文件和系統(tǒng)的其它程序統(tǒng)一編譯成一個應(yīng)用程序存在Flash中，系統(tǒng)加電以后首先運行位于Flash 0地址的引導(dǎo)程序，引導(dǎo)程序完成CPU的初始化，然后將應(yīng)用程序從Flash復(fù)制到SDRAM中，從SDRAM中開始運行。在本系統(tǒng)中使用了實時多任務(wù)操作系統(tǒng)（RTOS），在軟件設(shè)計時將配置程序放在第一個運行的任務(wù)中，保證在開機手首先完成FPGA配置。配置所需要的時間與微處理器的運行速度及配置文件的大小有關(guān)。在本系統(tǒng)中，微處理器運行在64MHz，配置文件的二進制形式有240KB，配置所需的時間在3s左右。

本文所討論的在嵌入式系統(tǒng)中利用微處理器實現(xiàn)對FPGA配置的方案不僅在系統(tǒng)成本上有優(yōu)勢，而且在系統(tǒng)體積上也有優(yōu)勢，已經(jīng)在實際系統(tǒng)中得到了應(yīng)用，取得了良好效果。本方案雖然是針對APEX 20K系列FPGA的，但對于Altera公司其它系列的FPGA產(chǎn)品，只需稍做改動即可加以應(yīng)用。另外，由于FPGA具有可重復(fù)配置的靈活性，可以在系統(tǒng)中包含多個不同功能的配置文件，使用時根據(jù)功能需要進行相應(yīng)的配置，實現(xiàn)了一機多能。這一點在日益興起的軟件無線電系統(tǒng)中具有廣闊的應(yīng)用前景。