新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 節(jié)省電能的單引腳鍵盤接口電路設計

節(jié)省電能的單引腳鍵盤接口電路設計

作者:John Pote 時間:2002-12-05 來源:電子設計應用 收藏
本設計實現(xiàn)將4行4列矩陣式通過一個引腳接入單片機,是引腳數(shù)目受限情況下的理想選擇,具有節(jié)省電能的優(yōu)點。555定時器有引出電流,為降低功耗,對電路進行如圖1設計,則只在CMOS集成電路上有泄漏損耗。
當有鍵按下時,74HC14施密特觸發(fā)器形成一個振蕩器,U1C的輸出為反饋信號接至U1A輸入端和時基電容C1,則構振蕩電路,產生輸出脈沖,圖中SIL1、SIL2和C1決定脈沖振蕩周期。由于CMOS與555開關門限不同,使電阻選頻存在時間或溫度不穩(wěn)定性,本文引入控流二極管D1~D10可以解決此問題。SLI1、SLI2電阻網絡分別決定占空時間,由于一周期內存在4段不同的占空時間,因此溫度的微小變化不會產生錯誤的按鍵信號,單片機通過查詢占空時間、利用門限值編解碼,判斷是否有鍵按下。
當無按鍵時,反饋電路開路,U1A輸入端通過R1置0,圖中74HC14的所有輸入、輸出均為0V或VCC,因此漏損耗低,電源工作在理想狀態(tài),而一量有鍵按下則產生脈沖信號。當單片機不工作時,不進行按鍵查詢,處于休眠狀態(tài)。
圖中D11和D12實現(xiàn)溫度補償,當溫度變化不大時,D11和D12可省略?!?BR>

圖1 當有鍵按下時,74HC14施密特觸發(fā)器構成振蕩器。


關鍵詞: 鍵盤

評論


相關推薦

技術專區(qū)

關閉