新聞中心

EEPW首頁(yè) > 手機(jī)與無(wú)線(xiàn)通信 > 設(shè)計(jì)應(yīng)用 > 基于Verilog HDL濾波器的設(shè)計(jì)

基于Verilog HDL濾波器的設(shè)計(jì)

作者: 時(shí)間:2011-08-19 來(lái)源:網(wǎng)絡(luò) 收藏

  計(jì)算控制器用于控制濾波單元中移位寄存器移位,累加器的循環(huán)周期和計(jì)算輸出,并控制移位寄存器的數(shù)據(jù)輸入。

  2 利用語(yǔ)言實(shí)現(xiàn)以上功能

  2.1 用語(yǔ)言進(jìn)行算法建模

  計(jì)算機(jī)控制器的veril—og模型:

  寄存器組中每個(gè)寄存器的位數(shù)為0,1,…,num一1。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉