航管二次雷達(dá)射頻切換單元FPGA實(shí)現(xiàn)

在射頻切換系統(tǒng)的控制電路中，選用Lattice公司的EPLD作為主處理芯片(ispLS11032E)，該芯片有64個(gè)I／O端，8個(gè)指定輸入端，6 000個(gè)邏輯門，192個(gè)寄存器，最大時(shí)延小于等于12 ns，通過簡單的5線接口，即可用PC機(jī)對(duì)線路板上菊花鏈結(jié)構(gòu)的最多8個(gè)芯片進(jìn)行編程。
切換開關(guān)工作原理為：A通道輸入選通控制脈沖時(shí)，如當(dāng)前開關(guān)工作在A通道，則維持在A通道，不作切換；如當(dāng)前開關(guān)工作在B通道，則切換到A通道。同樣，B通道輸入選通控制脈沖時(shí)，如當(dāng)前開關(guān)工作在B通道，則維持在B通道，不作切換；如當(dāng)前開關(guān)工作在A通道，則切換到B通道。即同時(shí)工作在A通道或同時(shí)工作在B通道，三路開關(guān)的狀態(tài)隨時(shí)通過控制電纜以TTL差分方式送給數(shù)據(jù)處理。
在射頻切換控制板中信號(hào)流程如下：監(jiān)控計(jì)算機(jī)發(fā)出的差分切換脈沖經(jīng)差分接收器接收后，進(jìn)入可編程EPLD，在EPLD內(nèi)利用硬件語言實(shí)現(xiàn)了對(duì)切換脈沖的濾波、脈沖判斷、框架判斷等，確認(rèn)該信號(hào)為計(jì)算機(jī)切換命令而不是外來干擾后，發(fā)出切換信號(hào)到驅(qū)動(dòng)單元，切換信號(hào)經(jīng)驅(qū)動(dòng)單元到開關(guān)TN6K31的控制端，實(shí)現(xiàn)切換動(dòng)作。

2 系統(tǒng)實(shí)現(xiàn)的具體細(xì)節(jié)
2．1 信號(hào)濾波與毛刺抑制
二次雷達(dá)監(jiān)控計(jì)算機(jī)發(fā)出的通道切換信號(hào)是脈沖編碼信號(hào)。由于雷達(dá)工作電磁環(huán)境復(fù)雜，所以在系統(tǒng)內(nèi)部要判斷該信號(hào)是否為于擾信號(hào)，在系統(tǒng)中首先進(jìn)行切換信號(hào)前、后沿的提取，將切換信號(hào)輸入兩個(gè)寄存器，加以門電路實(shí)現(xiàn)，如圖3所示。

LE與TE分別切換信號(hào)的前沿與后沿，在經(jīng)過一系列寄存器，使前沿與后沿分別用觸發(fā)器進(jìn)行延時(shí)，根據(jù)前沿與后沿間間隔可以判斷出脈沖的寬度，對(duì)于不符合切換條件的毛刺與噪聲進(jìn)行抑制。
2．2 框架檢測(cè)
正常情況下，監(jiān)控計(jì)算機(jī)發(fā)出的切換脈沖的兩個(gè)脈沖的間隔為20 ms，在切換控制系統(tǒng)中使用的時(shí)鐘為8．276 MHz，因此，一個(gè)切換命令的兩個(gè)脈沖的時(shí)間間隔就認(rèn)為兩個(gè)前沿間有167，168或169個(gè)時(shí)鐘周期。在該系統(tǒng)中，脈沖編碼的檢測(cè)是根據(jù)比較延時(shí)的前沿與非延時(shí)情況下的重合情況，延時(shí)的前沿對(duì)應(yīng)于框架脈沖F1，非延時(shí)的前沿對(duì)應(yīng)脈沖F2，F(xiàn)1相對(duì)于F2延時(shí)20ms，由于F2相對(duì)于F1有三個(gè)時(shí)鐘脈沖的變化范圍，F(xiàn)2與F1的前沿延時(shí)167，168或169個(gè)時(shí)鐘周期的任一個(gè)對(duì)齊，都認(rèn)為是一個(gè)正確的框架?？蚣軝z測(cè)示意如圖4所示。

3 結(jié)語
雷達(dá)的發(fā)展和更新?lián)Q代不僅對(duì)雷達(dá)的性能提出了更高的要求，而且對(duì)實(shí)現(xiàn)的方式也提出了新的要求。集成度高、性能好、體積小已經(jīng)成為雷達(dá)設(shè)計(jì)的必然要求。飛機(jī)密度的不斷增加，對(duì)雷達(dá)系統(tǒng)的可靠性，提出了更嚴(yán)格的要求，為了提高可靠性，現(xiàn)代雷達(dá)使用雙機(jī)熱備份冗余設(shè)計(jì)，雙機(jī)中切換部分的可靠性關(guān)系到雷達(dá)的整體性能，用硬件設(shè)計(jì)語言編程EPLD方法處理二次雷達(dá)的切換信號(hào)具有很大的優(yōu)越性。