基于DDS的無(wú)線數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　1.2 接收機(jī)電路

　　接收機(jī)硬件電路由解調(diào)電路、數(shù)據(jù)處理器、顯示電路及電源部分組成， 接收機(jī)框圖如圖2 所示。

圖2 接收機(jī)組成圖

　　解調(diào)器以飛利浦專(zhuān)用FSK 解調(diào)芯SA639DH 為核心部件。它具有靈敏度高、動(dòng)態(tài)范圍大、傳輸速率快、穩(wěn)定性好等特點(diǎn)。天線接收到的信號(hào)經(jīng)輸入回路取出的2FSK信號(hào)與本振信號(hào)同時(shí)送入乘法器進(jìn)行混頻， 再經(jīng)一級(jí)帶通濾波器濾除高頻分量取其下變頻到中頻， 然后進(jìn)行中頻放大后經(jīng)二級(jí)帶通濾波送入限幅放大器進(jìn)行限幅放大。限幅放大后的信號(hào)被分成兩路， 一路直接送入乘法器， 另一路經(jīng)移相網(wǎng)絡(luò)移相90° 產(chǎn)生調(diào)相調(diào)頻波再送乘法器， 兩路信號(hào)進(jìn)行相位比較， 乘法器輸出的信號(hào)經(jīng)低通濾波器取出原調(diào)制信號(hào)， 然后再把該信號(hào)送入比較器進(jìn)行整形后送信號(hào)處理器進(jìn)行處理。

　　接收機(jī)數(shù)據(jù)處理器同樣采用MSP430F169 ， 顯示器采用與發(fā)射機(jī)相同的LCM12864 。由于接收機(jī)部分與發(fā)射機(jī)相比功耗低， 故接收機(jī)電源部分采用兩節(jié)5 號(hào)干電池串聯(lián)供電。

　　2 系統(tǒng)軟件的實(shí)現(xiàn)

　　2.1 發(fā)射機(jī)的軟件設(shè)計(jì)

　　發(fā)射機(jī)上電后， 首先對(duì)系統(tǒng)進(jìn)行初始化， 包括對(duì)控制器本身的端口配置、片內(nèi)外設(shè)的配置， 以及外部的AD9854[ 6]、PS2 鍵盤(pán)和顯示器等部件的初始化。初始化結(jié)束后系統(tǒng)進(jìn)入休眠模式， 直到被外部鍵盤(pán)產(chǎn)生的中斷喚醒。然后根據(jù)得到的按鍵鍵碼進(jìn)行相應(yīng)處理。為了讓AD9854 產(chǎn)生2FSK 信號(hào)， 需進(jìn)行如下的初始化過(guò)程：S/PSELECT 置1 或置0 以決定輸入數(shù)據(jù)是并行還是串行。1為并行，0 為串行； 本系統(tǒng)采用串行接口， 在SCLK 信號(hào)控制下從并行輸入口D0～D1 寫(xiě)入48 bit 并行寄存器， 或在SCLK 控制下從串行輸入口SDATA 寫(xiě)入48 bit 串行寄存器。發(fā)射機(jī)的軟件流程圖如圖3 所示（ 注： 在發(fā)射機(jī)內(nèi)部存儲(chǔ)有3 幅圖片） 。

圖3 發(fā)射機(jī)流程圖