像IT開發(fā)那樣實現(xiàn)IC創(chuàng)新

Bernard Meyerson 博士在今年GlobalPress電子峰會2006大會上以”借助信息技術(shù)系統(tǒng)的杠桿作用”為題，對全體代表作了主旨報告，站在高級技術(shù)研發(fā)層面上，對集成電路(IC)的過去、現(xiàn)在和將來的發(fā)展發(fā)表精辟的回顧和前瞻。

他認為：后摩爾時代IC的發(fā)展要像信息技術(shù)系統(tǒng)那樣，依靠復雜的創(chuàng)新來闖出新路。

依靠技術(shù)創(chuàng)新

Meyerson在報告中首先提到：“今天，半導體技術(shù)變得越來越復雜，三年前我們曾預期技術(shù)發(fā)展的走向，雖然當時就有許多相左的意見?，F(xiàn)在仍然值得回顧某些預測，看看今后技術(shù)如何發(fā)展下去。”他曾試圖指出，摩爾定律與某些實際出現(xiàn)的情況不同。對此，他在報告中再次說明：“摩爾定律在經(jīng)濟上是重要的，但在技術(shù)上已毫無意義。從技術(shù)角度來說，要求芯片尺寸更小和成本更低。摩爾定律只預測每18個月芯片的集成度可增加一倍，要用多長時間可得到更便宜的芯片等等。它根本沒有提到如何使技術(shù)更便宜、更小和更快。但是，另外有不少定律告訴我們，如何使技術(shù)更便宜、更小和更快。這些經(jīng)典的尺寸縮放定律并非來自摩爾，而是來自其他一組人員，由原在IBM工作的Robert Dennard(注：1968年首先研發(fā)成功DRAM存儲器)寫成文件。這就是芯片的尺寸縮放定律，它的基本構(gòu)思是當尺寸縮放時，功率密度必須保持不變。亦即，如果你將一百萬個或更多的晶體管集成在一塊芯片上時，芯片的功率密度要保持相同。否則，芯片將變得更熱而不能使用。過去幾十年，設計人員采用芯片集成度增加時降低供電電壓來維持功率密度保持不變，這是行之有效辦法?！?

Meyerson再講到摩爾定律的不足之處：“半導體設計人員借助縮小線寬尺寸的辦法已經(jīng)進行了30~40年，直到線寬縮小到130nm左右開始出現(xiàn)問題。假如功率密度不能保持不變，則后果不堪設想，半導體業(yè)界將發(fā)生重大變化。尺寸縮小達到底線—原子再不能縮小，這是科學的基本定律?！彼趫蟾嬷性俅螐娬{(diào)，依靠縮小尺寸不能驅(qū)動下一代IC的發(fā)展了，今后只能依靠技術(shù)創(chuàng)新，具體來說，借鑒信息技術(shù)系統(tǒng)的成功經(jīng)驗，為IC的持續(xù)發(fā)展找尋新支撐點，推動半導體業(yè)更上一層樓。

Meryerson認為：“過去利用縮小尺寸提高芯片性能，現(xiàn)在好景不再了。過去性能是最重要的制約因素，現(xiàn)在變成了功率。過去工作功率是最重的參數(shù)，現(xiàn)在是待機功率。過去我們注重GHz的頻率性能，現(xiàn)在注重整體系統(tǒng)的性能。過去使用統(tǒng)計特性建立模型，現(xiàn)在以原子尺寸為特征。芯片物理學起著變化，我們實現(xiàn)半導體設計的許多方法也要與時俱進?！蹦柖珊螘r終結(jié)？Meyerson的推論是2016年或2020年，對此他說：“目前，一個氧化物柵極厚度只有5個原子，下一代縮小到2.5個原子的厚度，即使有可能做到，但是你不可能將整個晶體管的全部尺寸縮小到1/2。柵極氧化層就很難再縮小，高K材料和類似材料能夠起作用，使氧化層尺寸略有減小，但不再隨著摩爾定律而變化。只講晶體管尺寸而不講晶體管性能的摩爾定律快走到盡頭。這是一個很有興趣的問題，我們需要克服這個難題?！?

此外，在微小化的情況下，由于原子的大小不變，制程中只要出現(xiàn)一個原子的缺陷，就可以造成比平均值大上10~100倍的本地電流泄露，而這種非分析性行為(non-statistical behavior)現(xiàn)在已是高級設計的普遍性問題了。除非開發(fā)者具有電路模擬的最佳技術(shù)及工具，否則將難以針對此類電路進行有效率的產(chǎn)品設計。

借鑒信息技術(shù)系統(tǒng)的創(chuàng)新經(jīng)驗

Meyerson列舉信息技術(shù)系統(tǒng)的成功實例，他說：“過去幾十年來，信息技術(shù)系統(tǒng)性能的年增長率約為90%，但頻率的增長率約為15%~20%。除頻率增加之外還要許多條件的配合，例如系統(tǒng)結(jié)構(gòu)、精密的制程、管理程序、軟件等。利用軟件的虛擬化可將處理器的處理時間分成很短的時段，在同樣的時間內(nèi)運行許多個操作。例如，每個操作只占用處理器的5%能力，處理器就能夠用同樣的時間執(zhí)行20個操作。這是可能實現(xiàn)的，因為現(xiàn)今絕大部分由高級處理器處理的操作，不會占用到處理器的5%功能。虛擬化使處理器的效率提高20倍。這種性能的改善大大超過頻率15%改善所帶來的好處，這一點往往被忽視。今天，整體性能改善變成關注的焦點?！?

從整體系統(tǒng)的結(jié)構(gòu)創(chuàng)新著手，還能夠獲得比虛擬處理器更了不起的總體性能提升。IBM的Blue Gene高性能超級計算機系統(tǒng)就是成功的實例。Meyerson　對此作進一步的闡述，“系統(tǒng)只采用了800MHz的處理器，通過結(jié)構(gòu)創(chuàng)新推出世界級水平的性能。創(chuàng)新包括部署上萬個并行處理器和高效率的通信基礎設施，為大規(guī)模的處理器迅速傳送數(shù)據(jù)，使空閑時間最小化。作為整體設計使系統(tǒng)各部分最優(yōu)化，無需最高頻率的芯片而構(gòu)建成業(yè)界領先的信息技術(shù)系統(tǒng)。與性能相近的競爭對手比較，整個系統(tǒng)的尺寸減小到1/100和功率只有1/28。同樣的概念可用于芯片設計，第一步是通過虛擬化使每個處理器運行多程序線程，而不會有空閑狀態(tài)；第二步將多個處理器集成在同一塊芯片內(nèi)?！盡eyerson非常有信心面對這些挑戰(zhàn)，認為使用蠻勁的日子已經(jīng)過去了，我們有許多比蠻勁更好的方法來改善芯片性能。

就設計的層次上，又可以分為系統(tǒng)級、芯片級和處理器級。今日在系統(tǒng)級的設計上，除了考慮既有的應用軟件、中間件及操作系統(tǒng)外，也得考慮hypervisor(虛擬機管理器)和集群管理：芯片級則需考慮多核心、嵌入式存儲器、加速器、功率/可調(diào)性接通(hook)、互連性、交換網(wǎng)路等等，如圖1所示。

圖1 IT性能的驅(qū)動力比GHz更大

面對挑戰(zhàn)　前途光明

在問題討論中，Meyerson對新一代晶體管的材料和設計問題補充以下幾點意見：

互連導線—互連線尺寸縮小同樣遇到困難，因為我們在新物理性質(zhì)方面受到基礎性能的限制。當互連線尺寸繼續(xù)縮小時，電阻率迅速增加，而且它的增加不再與導線尺寸成比例。

絕緣材料—絕緣層尺寸縮小時，低K絕緣材料容易斷裂，需要對絕緣材料創(chuàng)新，使絕緣層不會折斷。

隨機摻雜效應—由于晶體管尺寸非常小，摻雜的原子數(shù)目也很少。極少數(shù)原子的隨機起伏亦可極大地改變晶體管的性能。

可制造性設計(DFM)--縮小尺寸走到盡頭時，易于集成到設計流程內(nèi)的工藝模型將登場。

以上幾種因素的綜合，導致必須使用整體設計的方法學，此時設計人員需要同時優(yōu)化材料、器件、電路、系統(tǒng)結(jié)構(gòu)、系統(tǒng)資源和系統(tǒng)軟件。

Meyerson還回顧了自1960年代以來的半導體發(fā)展特點，他指出有兩個重要轉(zhuǎn)折點。

第一轉(zhuǎn)折點，設計人員從1960年代至1970年代推動雙極工藝，從只有幾個晶體管的簡單電路提高到幾萬門電路組成的IC，直至芯片的功率太大而無法集成更多的邏輯電路。當雙極工藝正趨向極限時，新的CMOS工藝開始誕生，CMOS芯片能夠增加密度和提高性能，但功率水平卻比雙極芯片低得多。自從70年代，設計人員已經(jīng)推動CMOS工藝至比雙極工藝高得多的門計數(shù)水平和性能，使得當前的CMOS芯片的功率變成與早先的雙極芯片一樣大得無法接受(如圖2)。

圖2　新工藝/材料可使功率大幅降低，現(xiàn)在又呼喚新機會以降低功率 

第二轉(zhuǎn)折點，目前半導體業(yè)界正處于青黃不接，沒有出現(xiàn)可代替CMOS的新工藝。碳納米管等有希望的工藝還要等上10~15年。

圖3 半導體業(yè)的挑戰(zhàn)

Meyerson相信應變硅、絕緣體上硅(SOI)等新材料，以及雙柵極場效應晶體管和翼形場效應晶體管等新器件結(jié)構(gòu)，有可能為芯片設計者創(chuàng)造出45nm、32nm的新一代IC，以及采用現(xiàn)有的CMOS邏輯技術(shù)構(gòu)建更小特征尺寸的IC。所有這些改進都要通過創(chuàng)新才能達到目的，而且一定能夠達到。