應(yīng)對(duì)單芯片手機(jī)設(shè)計(jì)挑戰(zhàn)

　　為獲得低成本的手機(jī)解決方案，過(guò)去已經(jīng)發(fā)展了幾種集成方法，包括集成外部器件、將混合信號(hào)構(gòu)建單元與數(shù)字功能合并等，主要的目的就是減少外部元器件數(shù)量（分立芯片器件、電阻、電容、電感器件，以及外部調(diào)節(jié)器件等），從而減少需要處理的器件并最終降低生產(chǎn)成本。朝SoC的方向再前進(jìn)一步就是將數(shù)字（包括存儲(chǔ)器）部分、混合信號(hào)和射頻功能利用同一種工藝集成到單塊芯片上，或者將這些構(gòu)建模塊組裝到一個(gè)封裝單元中。每種方法都有其優(yōu)點(diǎn)和缺點(diǎn)，但單芯片方法能夠提供最經(jīng)濟(jì)的解決方案，因?yàn)樗枰奶幚砗头庋b成本最少，并且有可能實(shí)現(xiàn)最優(yōu)測(cè)試?yán)砟睢?BR>
　　英飛凌公司單芯片GSM/GPRS解決方案E-GOLDradio 在單個(gè)純CMOS裸片上集成了手機(jī)應(yīng)用所需要的基本構(gòu)建模塊，如基帶功能、內(nèi)部存儲(chǔ)器（RAM和ROM）、混合信號(hào)和射頻功能。高度集成的這一完整GSM/GPRS系統(tǒng)可以容納在99 mm² LF2BGA-233倒裝片封裝中。其MODEM功能支持高達(dá)12級(jí)的多時(shí)隙GPRS傳輸。

　　用標(biāo)準(zhǔn)CMOS工藝達(dá)到最高集成度

　　為達(dá)到最高的集成度，需要考慮不同的晶圓工藝技術(shù)。BiCMOS, SOI 或SiGe工藝都可以使用，但最適合的還是標(biāo)準(zhǔn)CMOS技術(shù)，因?yàn)镃MOS技術(shù)被廣泛用于幾乎所有邏輯元器件的生產(chǎn)。為了獲得成本優(yōu)化的解決方案，必須對(duì)這些不同技術(shù)（如CMOS和BiCMOS）之間進(jìn)行仔細(xì)的分析和折衷。例如，與相應(yīng)的BiCMOS工藝比較，由于需要的掩膜和工藝步驟較少，典型的0.25mm CMOS工藝成本約降低30% ~ 50%。SOI 和 SiGe工藝也是可能的選擇，但相應(yīng)的原材料比較昂貴，而且工藝復(fù)雜性也更高。這些都與經(jīng)濟(jì)的CMOS技術(shù)形成鮮明的對(duì)比。

　　當(dāng)然，最適合的工藝技術(shù)在很大程度上也與芯片架構(gòu)和芯片劃分有關(guān)。顯然，對(duì)于真正意義上的單片集成來(lái)說(shuō)，射頻宏單元必須采用與基帶部分同樣的技術(shù)實(shí)現(xiàn)。因此，所選擇的工藝技術(shù)參數(shù)必須能夠同時(shí)滿足兩者的要求。其中一個(gè)方面就是相關(guān)工藝所能夠達(dá)到的速度，或者更準(zhǔn)確地說(shuō)，是特定工藝技術(shù)的躍遷頻率（ft）。在選擇最適合工藝技術(shù)的時(shí)候，這一參數(shù)具有關(guān)鍵作用。作為一個(gè)基本原則，所選擇工藝技術(shù)的ft必須是不同構(gòu)建模塊中所處理的最高信號(hào)頻率的10倍。

　　但是，如果數(shù)字設(shè)計(jì)和射頻設(shè)計(jì)采用同樣的工藝技術(shù)，那么必須考慮到這一技術(shù)并非是針對(duì)"模擬"要求而優(yōu)化的。對(duì)于典型的射頻設(shè)計(jì)構(gòu)建模塊，晶體管、電阻、電容和電感器的射頻和噪聲性能對(duì)于整個(gè)系統(tǒng)的行為和性能有很大的影響。因此通常必須特別考慮到CMOS制造工藝的變化，特別是電路缺陷和CMOS的特有缺點(diǎn)（如1/f噪聲）對(duì)接收器和發(fā)射器行為的影響。為了滿足GSM/GPRS射頻參數(shù)所提出的極為苛刻的系統(tǒng)技術(shù)要求，就要采用特殊的設(shè)計(jì)方法，必須能夠在較寬的額定溫度范圍內(nèi)達(dá)到并保持這些性能參數(shù)。一方面要考慮到供電電壓變化對(duì)性能參數(shù)的影響，另一方面也必須考慮到CMOS工藝不穩(wěn)定所帶來(lái)的影響。

　　選擇適當(dāng)?shù)慕邮掌骱桶l(fā)射器結(jié)構(gòu)

　　E-GOLDradio發(fā)射器部分主要包括一個(gè)用于發(fā)射調(diào)制的sigma-delta PLL和一個(gè)用于接收的直接轉(zhuǎn)換器。整個(gè)結(jié)構(gòu)的選擇基于SMARTi-SD2。這款獨(dú)立射頻收發(fā)器已經(jīng)通過(guò)大批量生產(chǎn)變得很成熟，保證了整個(gè)系統(tǒng)能夠以低成本實(shí)現(xiàn)，同時(shí)還保證了系統(tǒng)的耐用性如靈敏度、寄生發(fā)射性能、輸出功率等。

　　采用直接轉(zhuǎn)換結(jié)構(gòu)的主要優(yōu)點(diǎn)之一是消除了在特定頻率偏移處存儲(chǔ)的非期望邊帶信號(hào)。就交叉耦合效應(yīng)來(lái)說(shuō)，此類(lèi)不需要的邊帶信號(hào)會(huì)與所有其它可能的寄生信號(hào)相混合，并最終導(dǎo)致整個(gè)系統(tǒng)的性能大幅度下降。理論上，外差結(jié)構(gòu)的唯一優(yōu)點(diǎn)就是減輕調(diào)幅干擾以及對(duì)于閃爍噪聲不那么敏感。

　　為了減輕從功率放大器（PA）到壓控振蕩器（VCO）的串?dāng)_，并最終降低系統(tǒng)復(fù)雜性，發(fā)射路徑基于一個(gè)受調(diào)制PLL而建立。發(fā)射結(jié)構(gòu)可以選擇采用Sigma Delta調(diào)制方法，其在載波頻率字中加入了前置補(bǔ)償調(diào)制，能夠?yàn)镃MOS典型擴(kuò)散問(wèn)題實(shí)現(xiàn)最好的折衷。由于此類(lèi)PLL需要大量的校準(zhǔn)和數(shù)字過(guò)程，因此CMOS工藝具有相應(yīng)的優(yōu)勢(shì)，能夠在極小的裸片尺寸上實(shí)現(xiàn)這一邏輯。另外，在反饋環(huán)路設(shè)計(jì)中需要特別的考慮，因?yàn)橄到y(tǒng)需要極好的噪聲抑制能力， 所孕枰??幸恍┬Ｗ祭純刂蘋(píng)仿反?鶯???

　　同時(shí)，在GSM系統(tǒng)中需要達(dá)到的一個(gè)主要性能參數(shù)是接收器頻帶的噪聲要求，在低頻段20 MHz偏移時(shí)應(yīng)達(dá)到-162dBc/Hz的性能。此外，要符合接收器的靈敏度和線性度要求，也需要極好的噪聲指標(biāo)。顯然，這些參數(shù)都與前端濾波器密切相關(guān)。

　　閃爍噪聲性能是接收器鏈路上的一個(gè)關(guān)鍵參數(shù)，因?yàn)檫@一參數(shù)直接與總體噪聲數(shù)值的好壞有關(guān)。因此為了獲得優(yōu)異的總體系統(tǒng)性能，對(duì)解調(diào)器以及整個(gè)本地振蕩器鏈進(jìn)行優(yōu)化設(shè)計(jì)非常關(guān)鍵。設(shè)計(jì)必須保證本地振蕩器開(kāi)關(guān)信號(hào)工作在最佳轉(zhuǎn)換速率，并使總功耗盡可能低。


　　將交叉耦合的影響減至最小

　　為了達(dá)到E-GOLDradio所實(shí)現(xiàn)的性能，需要采用總體系統(tǒng)方法。這意味著需要考慮引起不同構(gòu)建模塊之間交叉耦合和相互影響的所有可能機(jī)制。需要仔細(xì)考慮電源設(shè)計(jì)才能保證數(shù)字部分與射頻模塊間的影響達(dá)到最小。當(dāng)然，封裝以及布局對(duì)于芯片性能也有很大影響，因此需要與IC布局（如功能模塊的排列）工作密切合作，才能夠獲得最佳的總體性能。此外，還必須考慮PCB的設(shè)計(jì)。

　　在芯片一級(jí)，必須特別注意集成在同一裸片上的射頻和數(shù)字功能之間的交叉耦合影響。造成交叉耦合的一個(gè)根源是因?yàn)镃MOS工藝本身采用了低電阻硅襯底。當(dāng)然，盡管SOI對(duì)于交叉耦合效應(yīng)不那么敏感，但它比CMOS工藝昂貴得多。所謂的保護(hù)環(huán)（Guard-ring）方法是提高隔離度的另一種選擇。深槽技術(shù)也是一種可行的選擇，但代價(jià)是工藝復(fù)雜性增加。

　　串?dāng)_的其它來(lái)源包括電源耦合、鍵合線等帶來(lái)的感性耦合。減少耦合的對(duì)策包括良好接地、緩沖、引腳布局等。對(duì)付耦合效應(yīng)的另一種方法是仔細(xì)地進(jìn)行總體頻率規(guī)劃。由于電路實(shí)現(xiàn)時(shí)的不完美以及交叉耦合效應(yīng)的存在，幾個(gè)高次諧波頻率成份會(huì)作為寄生頻率成份出現(xiàn)在所需要的單頻載波成份旁邊。這些頻率成份在發(fā)射頻譜中會(huì)非常明顯，從而影響到截止頻率。利用智能頻率轉(zhuǎn)換方法以及特殊的設(shè)計(jì)技巧等方法，可以減輕這些不需要的頻率分量。