基于DVI接口的圖像總線控制系統(tǒng)

4 CAN總線通信模塊
系統(tǒng)需要和上位機進行通信，采用CAN總線進行數(shù)據(jù)交互。CAN總線具有通信速率高、開放性好、報文短、糾錯能力和擴展能力強的特點，通信速率可高達1 Mbps，特別適用于實時性要求很高的網(wǎng)絡(luò)。
系統(tǒng)采用了集成CAN總線控制器的C8051F系列單片機。通信軟件設(shè)計通過KeilC51實現(xiàn)，程序分別實現(xiàn)單片機交叉開關(guān)配置與端口初始化、外部振蕩器初始化、CAN總線定時寄存器初始化、消息對象初始化、CAN總線數(shù)據(jù)發(fā)送和接收、消息響應(yīng)、錯誤處理、系統(tǒng)廣播等功能。SN65HvD230功能結(jié)構(gòu)框圖如圖5所示。

采用TI公司生產(chǎn)的3．3 V芯片SN65HVD230作為總線收發(fā)器。該收發(fā)器與PCA82C250引腳兼容，具有差分收發(fā)能力、高速率傳輸(1 Mbps)、高抗電磁干擾、超小封裝、低功耗等性能；并有3種不同工作模式可供選用，與集成了CAN總線控制器的C8051F系列單片機配合使用，可使外圍電路更加簡潔。
SN65HVD230的CANH和CANL輸出引腳需并聯(lián)一個電阻，作為CAN總線的終接電阻，終接電阻需滿足傳輸電纜的特性阻抗，一般取值120 Ω。
SN65HVD230的Rs引腳為斜率電阻輸入引腳，通過改變加在該引腳上的電壓，可以改變收發(fā)器的工作方式。

5 PAL模塊
系統(tǒng)提供一路PAL制式模擬信號輸出給TV監(jiān)視器。由于PAL制式場頻為50Hz，幀頻為25 Hz，所以前端高分辨率高幀頻的數(shù)字圖像必須降頻輸出，且分辨率也要降低。PAL編碼芯片選用Philips公司生產(chǎn)的SAA7128，支持PAL／NTSC／SECAM制式的編碼。它可以接受ITU-R BT．656格式4：2：2數(shù)據(jù)流信號，輸出標準CVBS復(fù)合視頻信號。
SAA7128將FPGA送出來的ITU-R BT．656格式4：2：2數(shù)據(jù)流進行數(shù)模轉(zhuǎn)換，經(jīng)過視頻矩陣編碼轉(zhuǎn)換成模擬的視頻信號。該芯片工作在SLAVE模式下，即27MHz數(shù)據(jù)時鐘由外部振蕩器供給。SAA7128利用此時鐘對數(shù)字信號進行鎖存。
系統(tǒng)選用的C8051F系列單片機具有I2C總線功能?？赏ㄟ^I2C總線對SAA7128上電后進行初始化控制。PAL信號的HS行同步，VS場同步信號均由SAA7128自動生成。
FPGA首先在內(nèi)部建立一個RGB信號到Y(jié)CbCr信號的轉(zhuǎn)換表?？稍贔PGA內(nèi)部開辟兩片RAM進行乒乓操作，F(xiàn)PGA利用HS行同步、VS場同步來組成ITU-RBT．656格式4：2：2的數(shù)字視頻流。PAL一幀傳遞結(jié)束時，置一個標志位，SAA7128開始讀其中一片RAM的數(shù)據(jù)，同時對另一片RAM進行寫操作，寫入一幀新的數(shù)據(jù)，如此往復(fù)。并使TV監(jiān)視器能夠看到完整的CVBS信號圖像。在FPGA設(shè)計時，必須注意PAL信號分奇偶場，采集的信號需要隔行采集，兩場結(jié)束才為完整的一幀圖像。

結(jié)語
本文從工程應(yīng)用的角度出發(fā)，詳細介紹了基于DVI接口的圖像總線控制系統(tǒng)，該系統(tǒng)能夠采集基于Camlink接口的高速CCD傳送的數(shù)字視頻信號，并能通過DVI接口實現(xiàn)1080 P的高清顯示。實踐證明，該系統(tǒng)采集數(shù)據(jù)穩(wěn)定、圖像清晰，具有較高應(yīng)用價值，可廣泛應(yīng)用于圖像處
理領(lǐng)域。