提高電流源性能的JFET級(jí)聯(lián)技術(shù)
——
用一個(gè)級(jí)聯(lián)的JFET對(duì)—Q1和Q2構(gòu)成的恒流源可以減小基準(zhǔn)電路對(duì)供電電壓波動(dòng)的敏感性,并將IC1的工作電壓擴(kuò)展到5.5V最大額定值。另外,Q1和Q2還有效地將電流源的等效電阻從數(shù)兆歐幾乎提高到千兆歐范圍。在電路的Norton模型中,等效電阻代表理想電流源上的并聯(lián)電阻。
當(dāng)N溝道JFET的柵源偏壓為0V時(shí),就是一個(gè)工作在最大飽和漏極電流下的耗盡型器件。與需要柵極偏壓才能導(dǎo)通的耗盡型MOSFET相比,JFET工作在默認(rèn)的導(dǎo)通狀態(tài),需要柵極偏壓來關(guān)斷。當(dāng)柵源電壓比源電壓更負(fù)時(shí),JFET的漏極電流在關(guān)斷電壓下趨向零。JFET的漏極電流大致圍繞其柵極偏置電流而變化:ID≈IDSS
評(píng)論