超低抖動時鐘合成器的設計挑戰(zhàn)
除了PFD噪聲,濾波器設置接近于10kHz時的VCO噪聲峰值。剩下的主要問題是參考時鐘噪聲,不幸的是,40kHz以上優(yōu)于模板性能不足以消除該噪聲。所以,需要采用其它類型的振蕩器來滿足相噪要求,例如:OCXO。
該設計的印刷電路板(PCB)可以適用三種或四種不同的XO引腳排列。圖7給出了采用Vectron OCXO的仿真結果。即使考慮鑒相器噪聲,最終的抖動為86.5fs。該抖動留出一定裕量給沒有考慮的分頻器噪聲(該噪聲應該沒有明顯的負面影響)和可能需要的放大器。
圖7. 使用Vectron OXCO的仿真結果:4GHz下的相噪
本文引用地址:http://m.butianyuan.cn/article/161856.htm
結論
2GHz時達到100fs的抖動指標要比我們預計的更難實現(xiàn)。實驗數(shù)據(jù)表明,利用一些標準的PLL電路可以達到這一目標。關鍵在于VCO和參考時鐘的選擇。實驗證明,UMX的VCO具有一流的相噪性能。剩下的兩個難題是:(1)選擇噪聲足夠低的參考時鐘;(2)選擇合適的放大器。幸運的是,我們有很多器件可供選擇,同樣的電路布局可以適用于不同型號的引腳排列。放大器的選擇比較困難,需要進一步分析以確定是否可以將其置于環(huán)路,還需考慮其噪聲的影響。
¹考慮到兩個單邊帶,文中在根號的內外均包含了系數(shù)2??偟脑肼暪β蕿镾SB噪聲功率的2倍,因此總的噪聲電壓應當?shù)扔赟SB噪聲電壓。
²指的是單個元件,而不是模塊。
³在1MHz附近具有很高的相位噪聲,但是環(huán)路濾波器有助于衰減該噪聲。
評論