觸摸屏控制器芯片中的高精度低功耗ADC設(shè)計(jì)

比較式(4)和式(5),可得：

比較式(4)和式(5),可得：

分析耦合電容公式(6)可知,耦合電容大小與低權(quán)位寄生電容有關(guān),而與高權(quán)位寄生電容無(wú)關(guān)。高權(quán)位DAC的寄生電容不影響高低權(quán)位間的比例關(guān)系,只影響最終輸出電壓的絕對(duì)值。從輸出表達(dá)式(5)中可以看到,高權(quán)位寄生電容出現(xiàn)在分母中,它會(huì)使輸出絕對(duì)值變小,所以應(yīng)該盡量減小高權(quán)位寄生電容值。低權(quán)位寄生電容也會(huì)使輸出絕對(duì)值變小,但這個(gè)影響很小,和高權(quán)位寄生電容的影響相比,幾乎可以忽略不計(jì)。根據(jù)(6)式,低權(quán)位寄生電容出現(xiàn)在耦合電容表達(dá)式的分子上, 所以低權(quán)位寄生電容越大,耦合電容值也越大,通過(guò)增大耦合電容值就可以消除低權(quán)位寄生電容的影響。

寄生電容通常由電容極板和屏蔽層或阱形成,因此寄生容值和高低權(quán)位寄生電容大小有關(guān)系。所以,為了減小高權(quán)位寄生電容對(duì)輸出電壓的影響,在版圖設(shè)計(jì)時(shí),應(yīng)盡量減小寄生。

綜合考慮輸入電容要求及電容匹配精度后,選取做在N阱里的雙poly電容。單位電容取為400fF ,權(quán)位電容采用單位電容并聯(lián)結(jié)構(gòu),以提高匹配性。采取中心對(duì)稱布局,電容上覆蓋metal2作靜電屏蔽層;N阱和metal2均接地。寄生電容主要包括電容上極板和metal2之間、走線與metal2之間的寄生電容等。雖然高4位子DAC的寄生電容不影響權(quán)位間比例關(guān)系,但它會(huì)使輸出電壓值降低,以致需要更高精度的比較器。所以將覆蓋在高4位子DAC電容上的metal2開(kāi)孔,減小其寄生容值。

比較器的設(shè)計(jì)

由于DAC模塊采用的是開(kāi)關(guān)電容網(wǎng)絡(luò),在此將設(shè)計(jì)一個(gè)可消除直流失調(diào)電壓的開(kāi)關(guān)電容比較器。開(kāi)關(guān)電容比較器使用組合開(kāi)關(guān)電容和開(kāi)環(huán)比較器。它的優(yōu)點(diǎn)是,差分信號(hào)可用單端電路進(jìn)行比較,且可對(duì)開(kāi)環(huán)比較器直流失調(diào)電壓自動(dòng)校零。

本文采用如圖2所示結(jié)構(gòu)設(shè)計(jì)SAR ADC中的開(kāi)關(guān)電容比較器。

圖2 開(kāi)關(guān)電容比較器電路圖

當(dāng)圖2中的開(kāi)關(guān)φ1關(guān)閉時(shí),輸入失調(diào)存儲(chǔ)在輸入串聯(lián)的電容C上,電容C將對(duì)比較器的輸入失調(diào)電壓VOS自動(dòng)校零。電容CP表示比較器輸入到地的寄生電容。在φ1相位周期結(jié)束時(shí),C和CP上的電壓為：

開(kāi)關(guān)φ2關(guān)閉時(shí),

如果CP小于C,那么上式可以簡(jiǎn)化如下：

因此電壓V1和V2的差值通過(guò)比較器的增益得到放大,后面的鎖存器根據(jù)比較器A的輸出產(chǎn)生邏輯電平,輸出Vout,直流輸入失調(diào)電壓自動(dòng)校零。