多路振弦傳感器的掃頻激振技術
加入技術交流群
2 掃頻激振原理及電路設計
2.1 掃頻激振原理[2]
掃頻激振技術是用一串連續(xù)變化的頻率信號掃頻輸出去激振振弦傳感器的激振線圈。當信號的頻率和振弦的固有頻率相近時，振弦能迅速達到共振狀態(tài)，從而可靠起振。振弦起振后，其在線圈中產(chǎn)生的感應電勢的頻率即是振弦的固有頻率。由于激振信號的頻率用軟件控制方便，所以只要知道振弦固有頻率的大致范圍(通常對一種已知傳感器固有頻率的大致范圍是確定的），就可用這個頻率附近的激振信號去激發(fā)它，使振弦很快起振。
2.2 掃頻激振電路的設計
相比其他系列單片機，PIC系列單片機開發(fā)環(huán)境優(yōu)越，精簡的指令集和單字節(jié)指令使其執(zhí)行效率高[3]。芯片內部自帶看門狗定時器、A/D轉換器、比較模塊、USART異步串口通信模塊、EEPROM存儲器，從而精簡了電路設計，降低了成本。由于可以設置睡眠和低功耗模式，減少了電路的功耗，提高了電路的可靠性?；?strong>PIC16F873A的多路振弦傳感器的掃頻激振的硬件電路如圖2所示。整個硬件電路分為中央控制器、掃頻激振電路、顯示模塊、參數(shù)輸入模塊、等精度測頻模塊、RS485通信模塊等部分。本文引用地址：http://m.butianyuan.cn/article/163029.htm
一般的單線圈振弦式傳感器的固有頻率范圍是400 Hz～4 500 Hz之間，其輸出頻率隨所受壓力的變化而變化。若掃頻信號的頻率范圍是400 Hz～4 500 Hz，需要掃頻的時間長、激振效果差、可控性差。為了減少掃頻時間，提高測量速度，根據(jù)振弦傳感器的輸出頻率范圍設置不同的掃頻頻段。其方法是：由參數(shù)輸入電路輸入掃頻信號頻率的上限值fmax和下限值fmin，以及相鄰2個掃頻信號頻率的差值Δf，這些參數(shù)存儲在單片機的片內EEPROM中。這樣，輸出的掃頻信號很有針對性，輸出的激振頻率可控性好。這些正是該掃頻激振技術的突出優(yōu)點。
對于多通道振弦傳感器的選擇和隔離是通過金屬化場效應管（MOSFET）固態(tài)繼電器實現(xiàn)的。當選擇某一路傳感器時，其對應的MOSFET固態(tài)繼電器導通，而其他路的MOSFET固態(tài)繼電器截止。雖然其他路傳感器的激振線圈通過MOSFET接在恒流激振電路的輸出端，但是MOSFET截止時的漏電流極小，處于高阻態(tài)，因而不會對所選通路造成影響。另外，選通電路和恒流驅動電路是光隔離的，從而避免了選通電路和恒流驅動電路相互影響，進一步提高了掃頻激振電路的可靠性。
根據(jù)振弦式傳感器的特性，當激振信號太強時，振弦會產(chǎn)生倍頻振動，由于倍頻成分的不同，使得同一傳感器獲得的頻率不同[4]。采用了恒流弱激振的方法，調整激振電流的大小，使其能可靠激振振弦傳感器的基頻，而又遠離倍頻。恒流激振的另一個優(yōu)點是可以忽略傳感器引線電阻的影響。
3 掃頻激振的軟件設計[3，5]
單片機PIC16F873A內帶有捕捉/比較模塊，用比較模式產(chǎn)生掃頻信號十分方便。當要輸出掃頻激振信號時，首先使選擇的通道號對應的MOSFET固態(tài)繼電器導通，而使其他通道的MOSFET固態(tài)繼電器截止處于高阻狀態(tài)；其次，將捕捉/比較模塊設置在比較模式下，把掃頻信號頻率的下限值fmin送到16 bit的比較數(shù)據(jù)寄存器中，清零定時器1的數(shù)據(jù)寄存器并啟動定時器1開始定時計數(shù)。這時，比較數(shù)據(jù)寄存器中的值不斷與定時器1數(shù)據(jù)寄存器的值比較，當兩者相等時產(chǎn)生一個比較中斷。在比較中斷子程序中主要完成以下任務：(1)掃頻信號輸出口電平反轉；(2)輸出掃頻信號的頻率增加一個步距Δf；(3)將輸出信號頻率與掃頻的上限頻率值fmax比較，當掃頻的頻率值高于上限頻率fmax時，停止掃頻輸出。用比較模式產(chǎn)生掃頻信號的比較中斷子程序框圖如圖3所示。
評論