基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究

圖6 輸出波形圖

4. 2 頻率測(cè)量

通過(guò)設(shè)定預(yù)定值， 用計(jì)數(shù)器測(cè)量出實(shí)際值， 基于此數(shù)據(jù)計(jì)算出誤差如下表( 只選取10 組數(shù)據(jù)) 。

由表1 可看出， 1 ~ 100 Hz 區(qū)間誤差較為明顯，1 kHz~ 1 MHz區(qū)間輸出頻率較為穩(wěn)定( 該表為測(cè)試正弦波數(shù)據(jù)) 。

表1 頻率數(shù)據(jù)表

4. 3 誤差與雜散分析

除了工作環(huán)境與電源噪聲等問(wèn)題是影響到頻譜純凈度的因素外， 還有以下主要原因：

( 1) 相位截?cái)喈a(chǎn)生雜散信號(hào)。硬件上無(wú)法滿(mǎn)足20 位的數(shù)據(jù)儲(chǔ)存， 設(shè)計(jì)中均采用了高位截?cái)嗟姆椒ǎ?只取用累加器輸出的高幾位用于查表， 低位舍去。必然會(huì)造成誤差從而影響最終的輸出信號(hào)頻譜。正弦信號(hào)上引入了余弦分量， 造成時(shí)域上的疊加， 必然表現(xiàn)為頻域上的雜散。

( 2) D/ A 轉(zhuǎn)換器非線性引起的雜散分量。理想DAC 對(duì)DDS 的影響只表現(xiàn)在對(duì)信號(hào)頻譜的幅度和相位產(chǎn)生改變， 輸出上體現(xiàn)出滾降特性， 并不引入其它的頻率成分， 而非理想的DAC 的非線性、瞬間毛刺等非理想的轉(zhuǎn)換特性在輸出頻譜中產(chǎn)生了雜散。

( 3) 幅度量化產(chǎn)生的雜散。正弦查表內(nèi)存儲(chǔ)的波形碼事一個(gè)模擬信號(hào)被均勻量化后的值。存儲(chǔ)器的容量有限， 不可能以無(wú)限二進(jìn)制數(shù)來(lái)記錄正弦值， 因此出現(xiàn)幅度量化誤差。

減小DDS 輸出電壓中的雜散及噪聲的方法， 除了選用性能優(yōu)良、工藝精湛的D/ A 轉(zhuǎn)換器， 提高位數(shù)與幅度量化字長(zhǎng)外， 還可以通過(guò)設(shè)計(jì)良好的低通濾波器， 以濾除各種雜散及帶外噪聲， 也可選用DDS+ PLL 頻率合成技術(shù), 以及數(shù)據(jù)壓縮法， 最高壓縮比可達(dá)128 1。另外可以在產(chǎn)生的相位字序列上加入高頻抖動(dòng)( Dither) , 因?yàn)橄辔唤匚徽`差成周期分布， 這將導(dǎo)致在某些頻率處產(chǎn)生較大的毛刺， 使DDS 產(chǎn)生的頻譜無(wú)雜波動(dòng)態(tài)范圍減小。通過(guò)在相位上加入抖動(dòng)， 能夠破壞相位誤差中較明顯的周期性分布， 從而使得毛刺的幅值得到減小， 增大了輸出正余弦波的無(wú)雜波動(dòng)態(tài)范圍 。

還可以采用相位誤差反饋結(jié)構(gòu)， 在SCMF( 相位累加器和正余弦函數(shù)生成器) 前加入一個(gè)二階FIR 濾波器( Finite Impulse Response, 有限沖擊響應(yīng)) 來(lái)濾除輸出頻率附近的相位誤差。

5 結(jié) 語(yǔ)

任意波形發(fā)生器的設(shè)計(jì)是全國(guó)電子設(shè)計(jì)大賽中經(jīng)典的選題之一， 任意波形發(fā)生器的設(shè)計(jì)不僅有廣泛的實(shí)踐應(yīng)用空間， 并且對(duì)于電子科的學(xué)生動(dòng)手能力的提高及學(xué)科知識(shí)的融會(huì)貫通同樣具有極大的指導(dǎo)價(jià)值。本文尋求功能強(qiáng)大、操作便捷、輸出參數(shù)穩(wěn)定的設(shè)計(jì)效果， 并主要偏重基礎(chǔ)， 使之更符合教科書(shū)的典型教學(xué)條件， 并對(duì)相關(guān)參數(shù)進(jìn)行測(cè)量， 分析原因。關(guān)于波形發(fā)生器的設(shè)計(jì)， 仍有許多可以設(shè)計(jì)擴(kuò)展的功能， 雜散的削弱仍有較多的方法值得探究。