基于軟件無(wú)線電的發(fā)信機(jī)原理及實(shí)現(xiàn)

摘  要：針對(duì)當(dāng)前通信設(shè)備兼容性差的情況，提出一種基于軟件無(wú)線電思想的中頻數(shù)字化方案，該方案采用TI公司TMS320vC5509芯片及Inters訂公司推出的HsP50415數(shù)字上變頻器構(gòu)成核心單元。實(shí)踐結(jié)果表明該方案可以方便地實(shí)現(xiàn)各種QAM和QPM調(diào)制，并可對(duì)中頻進(jìn)行精確設(shè)置，較模擬化中頻發(fā)射機(jī)有著通用性強(qiáng)、成本低廉、功耗低等優(yōu)點(diǎn)。

關(guān)鍵詞：軟件無(wú)線電 中頻數(shù)字化 發(fā)信機(jī)TMs320Vc5509 HsP50415

經(jīng)過(guò)幾十年的發(fā)展，無(wú)線通信取得了巨大的進(jìn)步，但通信設(shè)備的互通性差，一直制約著通信的進(jìn)一步發(fā)展。有鑒于此，自1992年Jeo Mitola首次明確提出軟件無(wú)線電(soft radio)的概念以來(lái)，軟件無(wú)線電作為未來(lái)通信發(fā)展的方向，引起全世界人們的極大關(guān)注，并取得了迅猛的發(fā)展。軟件無(wú)線電的中心思想是：構(gòu)造一個(gè)開(kāi)放的標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，將各種功能由軟件來(lái)完成。這樣勢(shì)必要把數(shù)字化處理(A／D和D／A變換)盡量靠近天線，那么A／D轉(zhuǎn)換器就必須有足夠的工作帶寬、較高的采樣速率，但這將導(dǎo)致成本成倍增加，因此，研發(fā)中常常只對(duì)中頻進(jìn)行數(shù)字化。本設(shè)計(jì)所用的核心芯片TMS320VC5509以及HSP50415成本低廉，應(yīng)用廣泛，可實(shí)現(xiàn)各種正交AM、PM調(diào)制，且功耗低，是實(shí)現(xiàn)中頻發(fā)射機(jī)商業(yè)化的一個(gè)很好的途徑。

1  主要芯片介紹

1．1 TMS320VC5509

本設(shè)計(jì)中的主要芯片為數(shù)字信號(hào)處理器DsP和數(shù)字上變頻器HSP50415。DSP采用的是TMS320VC5509(簡(jiǎn)稱：VC5509)，它是TI公司最新推出的高性能、低功耗定點(diǎn)數(shù)字信號(hào)處理器，是目前功耗最低的新產(chǎn)品。在144MHz的時(shí)鐘速率下，VC5509處理能力可達(dá)到400～800MIPS，指令周期可達(dá)6．94 ns，其中雙乘累加器可以在l s內(nèi)做400百萬(wàn)次相乘累加運(yùn)算。

VC5509芯片具有豐富的CPU內(nèi)部總線資源，有1條32位的程序數(shù)據(jù)總線(PB)，5條16位的數(shù)據(jù)總線(BB、CB、DB、EB和FB)和6條24位的程序及地址總線，分別與CPU相連。這種并行的多總線結(jié)構(gòu)，使其能在1個(gè)CPU周期內(nèi)完成1個(gè)32位程序代碼的讀、3個(gè)16位數(shù)據(jù)的讀和2個(gè)16位的寫(xiě)，這就使得其處理能力大大增強(qiáng)。

芯片中的核心單元由40位的移位器、40位的算術(shù)邏輯單元(ALU)、2個(gè)乘累加器(MAC)和若干寄存器構(gòu)成，支持32位或雙16位的并行計(jì)算。算術(shù)邏輯單元完成加、減、布爾邏輯操作等運(yùn)算，能對(duì)本單元寄存器的內(nèi)容進(jìn)行測(cè)試、修改和移動(dòng)，能在執(zhí)行雙16位時(shí)同時(shí)完成兩個(gè)算術(shù)操作。

VC5509的地址總線是24位的，所以其尋址空問(wèn)為16 MB。其片內(nèi)存儲(chǔ)器包括64 KB的ROM、192 KB的單存儲(chǔ)RAM(SRAM)和64 KB的雙存取RAM(DRAM)，使得程序和數(shù)據(jù)能在片內(nèi)高速傳遞，適時(shí)完成各種任務(wù)。DsP的存儲(chǔ)空間分為兩個(gè)獨(dú)立的部分：統(tǒng)一的數(shù)據(jù)、程序空間(即在物理上相同)和I／O空間。只有在CPU讀取指令時(shí)，程序空間才被訪問(wèn)，VC5509采用字節(jié)尋址來(lái)讀取程序代碼，即地址是按字節(jié)進(jìn)行分配的，并且指令長(zhǎng)度是可變的。在數(shù)據(jù)空間中，vc5509使用字尋址方式來(lái)讀寫(xiě)8、16和32位數(shù)據(jù)，即地址按字進(jìn)行分配。VC5509的I／O存儲(chǔ)空間與數(shù)據(jù)／程序空間是分開(kāi)的，它只用于對(duì)DSP片內(nèi)的外設(shè)寄存器進(jìn)行存取，采用的是16位尋址方式，其尋址范圍是64位，當(dāng)存取I／O空間時(shí)，要在16位地址前添加0以構(gòu)成24位地址。

片內(nèi)集成了豐富的外設(shè)資源，包括1個(gè)時(shí)鐘發(fā)生器，2個(gè)可獨(dú)立編程的定時(shí)器，1個(gè)通用輸入輸出口(GPIO)，3個(gè)高速全雙工的多通道緩沖串口(McBSP)，1個(gè)增強(qiáng)型主機(jī)接口和DMA控制器，以及1個(gè)外部存儲(chǔ)器接口。VC5509的CPU除了有限的片內(nèi)存儲(chǔ)器外，其余存儲(chǔ)空間都需要通過(guò)外部存儲(chǔ)器接口(EMIF)進(jìn)行訪問(wèn)。VC5509將它的外部存儲(chǔ)空間分為4個(gè)較小空間，每個(gè)空間用1個(gè).選信號(hào)來(lái)指定(稱為片選空間)。

為了實(shí)現(xiàn)低功耗，該芯片采用了兩種省電方法：一種是關(guān)閉時(shí)鐘方式；另一種是關(guān)閉電源方式。為了便于管理，VC5509還設(shè)有專門(mén)的省電寄存器。

上述特性使VC5509非常適合在數(shù)據(jù)傳輸率高、運(yùn)算量大、又要求功耗低的應(yīng)用場(chǎng)合，如在第2．5代和第3代移動(dòng)通信中的應(yīng)用。

1．2 HSP50415

HSFP50415是美國(guó)Intersil公司2000年推出的新一代數(shù)字上變頻器(DUC)，其功能是將數(shù)字基帶信號(hào)進(jìn)行調(diào)制變換成頻帶信號(hào)，同時(shí)完成上變頻。通過(guò)對(duì)HSP50415不同的初始化，可以實(shí)現(xiàn)各種正交AM或PM調(diào)制，并可得到14位數(shù)字信號(hào)及12位的模擬信號(hào)。

圖1是HSP50415芯片的內(nèi)部結(jié)構(gòu)框圖。由圖1可知，HSP50415芯片是由微處理器接口、256深度的先進(jìn)先出數(shù)據(jù)存儲(chǔ)器(FIFO)、整形濾波器、內(nèi)插濾波器、乘法器(矢量調(diào)制器)、載波數(shù)控振蕩器、12位DAC等部分組成。

HSP50415對(duì)輸入的數(shù)字信號(hào)進(jìn)行采樣和內(nèi)插，降低了DSP的處理負(fù)擔(dān)，優(yōu)化了系統(tǒng)的性能。HSP50415的工作特點(diǎn)如下：

①最高輸出采樣率達(dá)100 MSPS，每路輸入數(shù)據(jù)速率可達(dá)25 MSPS，而此時(shí)HSP50415的無(wú)寄生動(dòng)態(tài)范圍(SFDR)>70 dB.
②支持矢量調(diào)制模式．
③32位的碼元速率和載波頻率控制字可以十分精確地設(shè)定碼元速率和載波頻率。當(dāng)}|SP50415的主頻輸入為100 MHz時(shí)，載波設(shè)定可精確到O．050 3 Hz。
④片內(nèi)提供有碼元速率同步和數(shù)據(jù)猝發(fā)兩種數(shù)據(jù)傳輸模式。
⑤HSP50415中有18個(gè)控制寄存器，可以靈活地配置載波頻率、碼元速率、FIFO的深度以及閾值、成形濾波器階數(shù)及系數(shù)、增益控制、輸出模式等參數(shù)，還可以靈活選擇是否旁路某些模塊(如整形濾波器或FIFO等)，這就為硬件調(diào)試提供了方便。
⑥I、Q兩路擁有高達(dá)256階的FIR整形濾波器，可根據(jù)Intersil公司提供的軟件自行設(shè)計(jì)濾波器。濾波器系數(shù)由微處理器接口寫(xiě)入芯片內(nèi)部的4片64